基于MPSoC的以太網(wǎng)接口設計與實(shí)現

網(wǎng)路接口數據包格式如圖3(b)所示，數據深度定義為變長(cháng)，數據寬度為34位，為多核系統實(shí)時(shí)高效的數據傳輸提供良好的協(xié)調作用。第一個(gè)數據為系統網(wǎng)絡(luò )協(xié)議的路由包，其后一個(gè)數據為配置信息，稱(chēng)為配置包。接著(zhù)為不定長(cháng)度有效數據包。有效數據包發(fā)送結束后，緊接著(zhù)發(fā)送一個(gè)數據結束包。

網(wǎng)路數據包中不同包類(lèi)型的格式定義，具體描述如圖4所示，數據高2位標識不同包格式類(lèi)型。當高2位為11 B時(shí)，標識為路由包，其中第28～17位表示傳輸的數據長(cháng)度，第16位到第9位定義數據源傳播的網(wǎng)絡(luò )坐標地址，低8位定義為數據通訊的目的網(wǎng)絡(luò )地址，剩下數據位定義為保留位。當高2位為10B時(shí)，標識為配置包，其他位根據通信需求，設置不同配置信息。當高2位為00B時(shí)，標識為數據包，剩余位為傳輸的有效數據信息。當高2位為01B時(shí)，標識為結束包，其它位為保留位。
2．2 接口時(shí)序圖
以太網(wǎng)控制器IP核接口時(shí)序如圖5(a)所示。主要有3類(lèi)信號：時(shí)鐘信號、控制信號和數據信號。時(shí)鐘信號為clock。而控制信號有sof_ n、eof_n、scr_rdy_n，其中sof_n表示幀傳輸開(kāi)始控制信號，eof_n為幀傳輸結束控制信號，scr_rdy_n為傳輸有效控制信號，控制信號均為低電平有效。用戶(hù)端數據信號為Data。網(wǎng)路接口側時(shí)序圖如圖5(b)所示。信號包括ip_stb、ip_ack、ip_fail、ip_fwd、ip_cancal、ip_sus pond。它們?yōu)槎嗪讼到y網(wǎng)絡(luò )通訊的完成握手應答傳輸機制?？刂菩盘柧鶠楦唠娖接行?，ip_data是數據傳輸信號。

2．3 發(fā)送模塊設計
發(fā)送模塊完成數據以太網(wǎng)IP核接口到網(wǎng)路的數據接口協(xié)議轉換，如圖2所示。該模塊包括發(fā)送讀控制器，發(fā)送數據緩存模塊和發(fā)送寫(xiě)控制器。發(fā)送讀控制器完成目的地址、源地址和數據類(lèi)型的數據信息截斷，把傳播的有效數據寫(xiě)入發(fā)送數據緩存模塊中，設計通過(guò)一個(gè)有限狀態(tài)機結合計數器來(lái)完成功能的實(shí)現。發(fā)送數據緩存模塊用一個(gè)異步FIFO來(lái)承擔，同時(shí)完成數據8～32位的數據寬度擴展，同時(shí)完成跨時(shí)鐘域數據傳輸任務(wù)。由于該模塊數據讀入是高時(shí)鐘頻率的8位數據，數據讀出是系統時(shí)鐘頻率下的32位數據，數據的流動(dòng)是由慢到快的傳遞過(guò)程，因此選用一個(gè)深度為64的FIFO單元來(lái)承擔。發(fā)送寫(xiě)控制模塊通過(guò)讀取緩存模塊中的數據，配置發(fā)送數據的有效信息，完成網(wǎng)絡(luò )數據包格式封裝，最后傳輸至多核系統通信網(wǎng)絡(luò )資源接口。
2．4 接收模塊設計
接收模塊承擔網(wǎng)絡(luò )數據包協(xié)議到以太網(wǎng)IP核接口協(xié)議轉換，包含接收寫(xiě)控制器、接收數據緩存模塊和接收讀控制器。接收寫(xiě)控制器模塊設計，通過(guò)網(wǎng)絡(luò )控制信號和FIFO標識信號以及當前狀態(tài)改變狀態(tài)機的狀態(tài)跳轉。根據不同狀態(tài)產(chǎn)生控制信號，實(shí)現網(wǎng)絡(luò )包、配置包、結束包和負載信息的截取，把傳播的有效數據寫(xiě)入數據緩沖模塊。數據緩存模塊把32位網(wǎng)絡(luò )數據轉換到8位寬的以太網(wǎng)控制器接口數據，同時(shí)實(shí)現數據跨時(shí)鐘域傳輸任務(wù)。該數據流動(dòng)方向，速度是由快到慢的過(guò)程，結合硬件邏輯資源和任務(wù)請求的頻度，該設計選用一個(gè)深度為1 024，寬度為32的異步FIFO單元來(lái)承擔。接收讀控制器模塊通過(guò)讀取緩存FIFO中數據，配置發(fā)送數據的源和目的網(wǎng)卡地址及幀類(lèi)型，完成以太網(wǎng)數據幀的封裝，傳輸至以太網(wǎng)IP核用戶(hù)端接口。