基于MPSoC的以太網(wǎng)接口設計與實(shí)現
加入技術(shù)交流群
3 實(shí)驗結果
該硬件結構在Xilinx M525開(kāi)發(fā)板上驗證實(shí)現，FPGA芯片型號為Virtex-5 XC6VLX550T，其中芯片邏輯資源為207360，存儲資源為11．39 MB，寄存器資源為207 360，系統硬件在FPGA中資源占用如表1所示。本文引用地址：http://dyxdggzs.com/article/155185.htm
表1是系統設計通過(guò)ModelSim功能仿真后，在Xilinx ISE工具上綜合后的結果，綜合頻率高達245．562 MHz。在系統運行中，以太網(wǎng)控制器IP核時(shí)鐘工作頻率在125MHz，系統時(shí)鐘頻率為100MHz。通過(guò)仿真和FPGA下載驗證后，接口通訊時(shí)鐘周期統計如表2所示。
通過(guò)表2可以看出，以太網(wǎng)接口設計在完成兩種協(xié)議轉換和跨時(shí)鐘數據傳輸中，通訊響應時(shí)間短，且具有實(shí)時(shí)和穩定傳輸，避免了異步時(shí)鐘在數據傳輸中的效率問(wèn)題。
實(shí)驗測試，把FPGA開(kāi)發(fā)板與PC機通過(guò)網(wǎng)線(xiàn)連接，如圖6所示。在PC機上編寫(xiě)軟件程序，用于發(fā)送和接收硬件系統數據，通過(guò)修改數據文件，測試不同深度的數據傳輸。比較發(fā)送數據和接收數據文件，判斷傳輸誤碼率。
實(shí)驗測試了不同文件大小的數據傳輸需要時(shí)間，統計結果如圖7所示。測試結果，發(fā)送與接收文件數據，與預期結果一致。通訊時(shí)間與數據文件大小近似于線(xiàn)性關(guān)系，且傳輸時(shí)間短。以太網(wǎng)接口設計模塊為MPSoC承擔網(wǎng)絡(luò )數據通訊，提供了實(shí)時(shí)和高吞吐率的通訊速度。此外，以太網(wǎng)模塊可以用于系統單模塊集成調試傳輸源數據，提高驗證效率。以太網(wǎng)接口模塊也可以應用于通訊網(wǎng)絡(luò )，實(shí)現系統數據與網(wǎng)絡(luò )通訊信息的交換。
4 結束語(yǔ)
研究了以太網(wǎng)在MPSoC中的數據通訊，解決了系統在網(wǎng)路通訊中的實(shí)時(shí)和高吞吐率的數據傳輸瓶頸。通過(guò)該接口與多核系統通訊，可以完成局域網(wǎng)到廣域網(wǎng)數據信息傳遞。
評論