基于A(yíng)RM920T設計的SMC接口研究與PC/104總線(xiàn)仿真

摘要：通過(guò)分析920T核ARM 處理器的高速片上系統總線(xiàn)AHB時(shí)序及其靜態(tài)存儲控制器SMC接口模型，研究IBM PC／AT和IEEE PC／104總線(xiàn)規范，提出一種在A(yíng)RM 平臺上實(shí)現兼容PC／104總線(xiàn)的方案．深入探討兩種平臺體系在存儲器結構、指令系統及總線(xiàn)時(shí)序等方面的巨大差異，給出了克服這些差異并實(shí)現總線(xiàn)功能兼容的方法．該兼容總線(xiàn)解決了在A(yíng)RM 平臺上無(wú)法使用標準PC／104模板的難題，采用該方案有利于在嵌入式系統的設計中兼取ARM 處理器和PC／AT體系的優(yōu)勢．

引 言

PC／104 是一種專(zhuān)門(mén)為嵌入式應用而定義的工業(yè)控制總線(xiàn)規范．以IBM PC／AT總線(xiàn)規范為基礎的個(gè)人計算機及其外圍設備在應用上取得了巨大的成就，IEEE一996稱(chēng)之為ISA(工業(yè)標準架構：Industry Standard Architecture)總線(xiàn)．PC／104是ISA標準的延伸，定義在IEEE-P996．1中，稱(chēng)為兼容PC嵌入式模塊標準．PC／104實(shí)質(zhì)上是一種緊湊型的ISA，其信號定義和Pc／AT基本一致，但電氣和機械規范卻完全不同，是一種優(yōu)化、小型、堆疊式結構的嵌入式總線(xiàn)系統．PC／104總線(xiàn)來(lái)自于實(shí)踐發(fā)展的需要，同時(shí)得益于PC技術(shù)的迅速發(fā)展，由于其開(kāi)發(fā)環(huán)境友好、兼容芯片豐富、標準支持廣泛等優(yōu)勢，受到了眾多從事嵌入式產(chǎn)品生產(chǎn)商和系統集成商的歡迎，盡管現在ISA設備已不常見(jiàn)，但PC／104在嵌入式系統領(lǐng)域卻仍是通行的標準．

ARM是當前嵌入式系統應用中的熱門(mén)技術(shù)．由于A(yíng)RM處理器的卓越性能、較低的價(jià)格以及業(yè)內半導體廠(chǎng)商的廣泛支持，在嵌入式環(huán)境中有廣泛的應用．ARM 公司創(chuàng )造了CHIPLESS模式，該公司通過(guò)將高效的ARM 內核授權給半導體公司，由半導體公司根據實(shí)際的應用情況加上各種外圍的功能電路來(lái)構成一塊完整的芯片，這種模式使半導體廠(chǎng)商得以有能力生產(chǎn)功能強大的各種專(zhuān)用處理器芯片．AR M在設計上基于SoC思想，優(yōu)先考慮對每一個(gè)具體應用使用最大可能集成周邊設備的單一芯片，但在板極擴展方面仍然缺乏能被廣泛接受的新工業(yè)標準．

1 PC／AT模型和PC／104總線(xiàn)

1．1 總線(xiàn)信號

PC／104_4 ]是一種16位總線(xiàn)，但可向前兼容8位XT模式，典型總線(xiàn)時(shí)鐘為8 MHz，4個(gè)時(shí)鐘脈沖可完成一次完整的總線(xiàn)訪(fǎng)問(wèn)，必要時(shí)可插入一個(gè)額外的等待周期以適應低速外設．在嵌入式系統開(kāi)發(fā)中常用以下信號．

1．1．1 地址和數據信號線(xiàn)

BALE總線(xiàn)地址鎖存使能信號線(xiàn)，由平臺CPU驅動(dòng)．當ISA擴展卡或DMA控制器占用總線(xiàn)時(shí)，它也被置為邏輯1．

SA~19：O>：低2O根地址信號線(xiàn)，由當前總線(xiàn)的擁用者驅動(dòng)．

LAd 23：17> ：鎖存地址信號線(xiàn)，用來(lái)訪(fǎng)問(wèn)16MB的存儲器地址空間．由當前總線(xiàn)擁有者或DMA控制器驅動(dòng)．

SD15：0> ：數據信號線(xiàn)．

1．1．2 總線(xiàn)周期控制信號線(xiàn)

MEMR#：存儲器讀信號線(xiàn)．

MEMW #：存儲器寫(xiě)信號線(xiàn)．

IOR#：I／O I／O讀信號線(xiàn)．

IOW #：I／O I／O寫(xiě)信號線(xiàn)．

1．1．3 中斷和DMA(Direct Memory Access)信號線(xiàn)

IRQx：中斷請求信號線(xiàn)．

DRQx：DMA請求信號線(xiàn)．

DACKx#：DMA應答信號線(xiàn)．

1．2 地址空間

PC／AT系統使用不同的指令訪(fǎng)問(wèn)存儲器空間和IO端I：1空間，訪(fǎng)問(wèn)存儲器空間時(shí)PC／104總線(xiàn)驅動(dòng)MEMR#和MEMW#信號，訪(fǎng)問(wèn)存儲器空間時(shí)PC／104總線(xiàn)驅動(dòng)IOR#和IOW #信號．兩個(gè)空間使用同一套地址線(xiàn)，但是由于端口空間只有64K有效，所以進(jìn)行IO 端口訪(fǎng)問(wèn)時(shí)地址線(xiàn)上只有SA15：O>是有效的．

PC／AT系統有專(zhuān)門(mén)的端口訪(fǎng)問(wèn)指令用于實(shí)現端口訪(fǎng)問(wèn)，Linux用戶(hù)程序只需以root權限調用ioperm()指定需操作的端口地址范圍，之后即可自由訪(fǎng)問(wèn)這些端口．由于用于訪(fǎng)問(wèn)端口的一組宏實(shí)際上直接對應CPU的端口訪(fǎng)問(wèn)指令，所以存取效率很高．

1．3 PC／104總線(xiàn)周期

PC／104總線(xiàn)周期分為CPU驅動(dòng)和DMA控制器驅動(dòng)兩大類(lèi)，在嵌入式應用中較常用的是CPU驅動(dòng)的IO讀／IO寫(xiě)周期．

圖1中采用8 MHz時(shí)鐘的標準PC／104總線(xiàn)￡Rd大于300 ns，tAF應大于250 ns，tRDpw約為500 ns。