基于A(yíng)RM920T設計的SMC接口研究與PC/104總線(xiàn)仿真

2 EP9315(ARM920T)體系

2．1 存儲器結構和地址空間

EP9315是Cirrus Logic公司生產(chǎn)的典型ARM 920 TDM I(Thumb，Debug，M ultiply，Em—bedded ICE macrocel1)32位哈佛結構處理器．EP9315有一個(gè)通用存儲器訪(fǎng)問(wèn)接口，支持SDRAM，SRAM，ROM，及FLASH(包括N0R FLASH)等不同形式的存儲器，各種存儲器訪(fǎng)問(wèn)均共享數據總線(xiàn)DA[3l：O]和地址總線(xiàn)AD[Z5：o]，使用統一的訪(fǎng)問(wèn)控制邏輯 。

與X86模型不同，ARM 平臺只實(shí)現一個(gè)物理地址空間，在Bo0T成功后只擁有一個(gè)唯一的虛地址空間，CPU不設立專(zhuān)門(mén)的外設I／O指令，訪(fǎng)問(wèn)外設I／O端口和內存單元使用相同的指令．

引腳CSn[7：6]和CSn[3：O]用于存儲器芯片的選通，除發(fā)生時(shí)間略有差異之外(圖2)，基本上可視為地址總線(xiàn)的高位線(xiàn)．

2．2 AHB總線(xiàn)時(shí)序和SRAM 接口

AHB(Advanced High-Speed Bus)是EP93 1 5內部920T核與存儲器、DMA，存儲器等設備實(shí)現高速互聯(lián)的系統總線(xiàn)．EP9315的AHB具有完善的多主控沖突仲裁能力，其典型工作頻率可達100 MH。

靜態(tài)存儲控制器SMC(Static Memory Controller)與920T核心通過(guò)AHB互聯(lián)，支持存儲器的8／16／32位訪(fǎng)問(wèn)方式．SMC最多可提供8個(gè)組，每個(gè)組均可支持SRAM，ROM，FLASH EPROM 等存儲器的訪(fǎng)問(wèn)，各組可以對數據總線(xiàn)寬度和速度等參數獨立配置．圖2描述了SRAM 讀操作時(shí)序．

圖中f刪為CSn到RDn的延遲，最大值為3 ns；tDAs是RDn無(wú)效前的數據總線(xiàn)建立時(shí)間，最小值為12+tHcI tRDD 是RDn有效時(shí)間，典型值為t HcI K×(W ST1+ 2)。

HCLK是AHB總線(xiàn)的工作頻率，該頻率的高低直接影響系統全局性能，因此通常配置為上限100 MHz，此時(shí)相應周期￡脅 為10 ns．WSTI用于控制sMc對SRAM／R0M 的訪(fǎng)問(wèn)速度，寄存器SMCBCR0—3， SMCBCR6-7 (地址0x80080000—0x8008001C)的第5-9位分別為相應各組的WST1．WST1的默認值為0xlF，即默認情況下SMC使用

最低的訪(fǎng)問(wèn)速度，顯然fRDD 為330 ns，小于PC／104總線(xiàn)中的500 ns(圖1)．

3 PC／104總線(xiàn)實(shí)現

3．1 總線(xiàn)驅動(dòng)

在EP9315支持的各類(lèi)總線(xiàn)接口邏輯中，SMC提供的SRAM／ROM 時(shí)序與PC／104總線(xiàn)最為接近．將外部設備所需的PC端口空間和存儲器空間均映射至統一的虛擬空間中即可實(shí)現訪(fǎng)問(wèn)．

注意到PC／104總線(xiàn)使用標準TTL邏輯電平，而EP9315的處理器是3．3 V器件，在極端負載情況下無(wú)法保證系統穩定工作．TI的雙電源總線(xiàn)收發(fā)器1T45，2T45，16T245等可用于實(shí)現電平轉換，圖3是1T45的引腳邏輯圖．