基于A(yíng)RM920T設計的SMC接口研究與PC/104總線(xiàn)仿真

地址總線(xiàn)及訪(fǎng)問(wèn)控制信號均由CPU驅動(dòng)，外部設備始終處于被動(dòng)接收狀態(tài)，正確設定數據流向即可．

數據總線(xiàn)信號是時(shí)分雙向傳輸的，為遍免出現總線(xiàn)沖突，必須保證除非CPU 透過(guò)該收發(fā)器對外設進(jìn)行讀訪(fǎng)問(wèn)，否則收發(fā)器的CPU 側應始終處于高阻狀態(tài)．為此，16T245等具有輸出使能端的器件只需使輸出無(wú)效即可，而對于無(wú)使能端的收發(fā)器則應使CPU側處于輸入狀態(tài)(高阻)．

確認CPU 已向兼容PC／104總線(xiàn)發(fā)起讀操作的有效方法是檢查RDn的下降沿是否發(fā)生．一旦RDn下降，應立即將收發(fā)器置成從外設流向CPU方向，且輸出使能有效，并至少保持至RDn上升沿之后，以保證可靠讀?。?p align="left">3．2 端口映射

SMC的存儲器分組片選信號CSn可作為高位地址線(xiàn)參加這址譯碼．任取CSi和CSj組用于兼容總線(xiàn)，即可分別實(shí)現O-0x3FFFFFF的獨立存儲器地址和IO端口地址．可用地址數量已經(jīng)遠超出XT系統中的1 M(存儲器)和1 K(IO端口)．

在Linux系統中，io．h文件中聲明了函數iore—map()，用于將兼容總線(xiàn)上外部資源的物理地址映射到核心虛地址空間中．iounmap()函數用于取消ioremap()所做的映射．上述操作都應在設備驅動(dòng)程序中執行．在外部資源成功映射到核心虛地址后，使用指向核心虛地址的指針就可訪(fǎng)問(wèn)相應設備資源，但顯然這種訪(fǎng)問(wèn)方式與在X86平臺下差異較大．

將兼容總線(xiàn)視為一個(gè)獨立的字符設備，為其編寫(xiě)驅動(dòng)程序，實(shí)現對指定偏移地址的讀寫(xiě)函數，此處的偏移地址即對應PC／104總線(xiàn)中的物理地址 ．

對inb()，outb()等X86平臺下的常見(jiàn)的底層端口操作函數，可用宏替換的方式轉由驅動(dòng)中的相應讀寫(xiě)函數實(shí)現．

3．3 總線(xiàn)時(shí)序控制

綜合前文所述，盡管SMC的SRAM 訪(fǎng)問(wèn)時(shí)序非常接近PC／lO4總線(xiàn)，但是要實(shí)現高兼容性的PC／lO4，仍有兩方面問(wèn)題需要解決，一是SMC驅動(dòng)的SRAM 讀寫(xiě)速度遠高于PC／104總線(xiàn)，二是為解決電平兼容問(wèn)題引入的總線(xiàn)收發(fā)器，其數據流向和輸出使能需要適當的控制．

以下VHDL代碼根據SMC輸出的RDn和WRn設置EIOR和EIOW 時(shí)序，并適時(shí)輸出信號EXIDR，EXOE控制收發(fā)器數據流向和輸出使能．

ECLK是頻率為27 MHz是時(shí)鐘脈沖．

If ECLK’EVENT and ECLK一‘1’then

if( )then __地址無(wú)效

EXoE 一：1’；

EXDlR 一‘1’；

EIOR 一‘1’；

rdreg 一0；

else

if rdreg 1 l then

rdreg 一rdreg+ 1；

EXOE 一‘0’；

else

rdreg 一0；

EXDIR 一‘1’；

EXoE 一‘1’；