McBSP技術(shù)在數據傳輸中的應用

摘要：在嵌入式數據傳輸系統中經(jīng)常會(huì )遇到DSP芯片與模／數轉換器接口的問(wèn)題，為提高信號的采樣、傳輸速度與精度，增強系統可靠性，給出了基于DSP芯片的多通道緩沖串口(McBSP)在數據傳輸中作為接收器的原理、硬件與軟件設計方法。選用TI公司的C5000系列定點(diǎn)DSP TMS 320VC5502芯片與TI公司的10位高速串行逐次逼進(jìn)型轉換器模／數轉換芯片TLV1572進(jìn)行無(wú)縫連接，通過(guò)TLV1572對模擬數據進(jìn)行采樣，后經(jīng)A／D轉換為數字信號，DSP的McBSP串口進(jìn)行接收，實(shí)現了不經(jīng)任何轉換的實(shí)時(shí)數據傳輸。該系統設計方案電路簡(jiǎn)單，可靠性好，易于實(shí)現，具有一定的通用性。
關(guān)鍵詞：多通道緩沖串口；TMS320VC5502；模／數轉換器；數據傳輸

DSP芯片主要完成數字信號的采集、存儲、處理與傳輸的任務(wù)。多通道緩沖串口(McBSP)是最重要的數據采集和傳輸設備之一，是一種典型的可配置外設，通過(guò)對其接口參數和數據格式的編程設定，可以實(shí)現對具有同步串行口的編碼器等外部IC芯片的無(wú)縫連接。這里將以TMS32 0VC5502DSP和TLV1572模數轉換器為例介紹DSP的多通道緩沖串口(McBSP)在數據傳輸中的應用。

1 硬件構成
1．1 TMSC320VC5502
DSP芯片采用TI公司的TMS 320 VC5502，它是一種高性能、低功耗、定點(diǎn)數字信號處理器，它主要有以下特點(diǎn)：
1)最高主頻能夠達到300 MHz，指令周期3．33ns。
2)包括1條32位的程序數據總線(xiàn)，5條16位的數據總線(xiàn)，6條24位的程序地址總線(xiàn)。這種并行的多總線(xiàn)結構，使CPU能夠在一個(gè)CPU周期內完成一個(gè)32程序代碼的讀、3個(gè)16位數據的讀和2個(gè)16位數據的寫(xiě)。5502還擁有2個(gè)乘法累加器，每個(gè)累加器都能夠在一個(gè)周期內執行一個(gè)17x17 bit的乘法運算。
3)包含28kx16bit的片上ROM，包括64kBytes的DARAM(8塊，每塊4 kx16 bit)，192 kBytes的SARAM(24塊，每塊4 kx16 bit)、64 kBytes的一等待片上ROM(32 kx16 bit)和最大可尋址8 Mx16 bit的外部存儲空間。16位的外部存儲器擴展接口可實(shí)現與異步存儲器件(SRAM、EPROM)和同步存儲器件(SDRAM)的無(wú)縫連接。
4)片上外設包含1個(gè)六通道的直接存儲器訪(fǎng)問(wèn)控制器(DMA)、3個(gè)多通道緩沖串行口(McBSP)、1個(gè)可編程的數字鎖相環(huán)時(shí)鐘發(fā)生器、2個(gè)64 bit通用定時(shí)器、1個(gè)64 bit看門(mén)狗定時(shí)器、1個(gè)64 bit DSP／BIOS計數器、8 bit／16 bit主機接口(HPI)、7個(gè)通用輸入輸出口(GPIO)和1個(gè)外部標志輸出引腳(XF)、1個(gè)內部集成電路模塊(I2C)、1個(gè)通用異步接收／發(fā)送器(UART)、1個(gè)符合IEEEl941．1標準(JTAG)邊界掃描邏輯的JTAG仿真接口。
1．2 McBSP(多通道緩沖串口)
TMS320VC5502 DSP提供了3個(gè)高速多通道同步緩沖串口(McBSP)，使得TMS320VC5502DSP可以直接和其它C55xDSP、多媒體數字信號編解碼器以及系統中的其它設備接口。該串口提供了全雙工通信；雙緩沖數據寄存器，允許傳送連續的數據流；獨立的收發(fā)時(shí)鐘和幀信號：可與工業(yè)標準的編解碼器、模擬接口芯片及其它串行A／D、D／A芯片直接連接；可用128個(gè)通道進(jìn)行收發(fā)；具有可編程的采樣率發(fā)生器；能夠向CPU發(fā)送中斷，向DMA控制器發(fā)送DMA事件；可設置幀同步脈沖和時(shí)鐘信號的極性；傳輸的字長(cháng)可以是8位、12位、16位、20位、24位或32位；可將McBSP引腳配置為通用輸入輸出引腳。McBSP結構框圖如圖1所示，可以分為數據通道和控制通道2部分。

數據發(fā)送引腳DX負責數據的發(fā)送，數據接收引腳DR負責數據的接收，發(fā)送時(shí)鐘引腳CLKX、接收時(shí)鐘引腳CLKR、發(fā)送幀同步引腳FSX和接收幀同步引腳FSR提供串行時(shí)鐘和控制信號。CPU和DMA控制器通過(guò)外設總線(xiàn)與McBSP進(jìn)行通信。當發(fā)送數據時(shí)，CPU和DMA將數據寫(xiě)入數據發(fā)送寄存器(DXR1，DXR2)，接著(zhù)復制到發(fā)送移位寄存器(XSR1，XSR2)，通過(guò)發(fā)送移位寄存器輸出至DX引腳。同樣當接收數據時(shí)，DR引腳上接收到的數據先移位到接收移位寄存器(RSR1，RSR2)，接著(zhù)復制到接收緩沖寄存器(RBR1，RBR2)，RBR再將數據復制到數據接收寄存器(DRR1，DRR2)中，并通知串口事件通知CPU或DMA讀取數據。這種多級緩沖方式使得片內數據通信和串行數據通信能夠同時(shí)進(jìn)行。