McBSP技術(shù)在數據傳輸中的應用
加入技術(shù)交流群
1．3 TLV1572
A／D轉換器用TI公司的10位高速串行逐次逼進(jìn)型A／D轉換器，采用5 V單電壓供電，最高采樣速率可達1．25 Msps，可與TMS320系列DSP通過(guò)McBSP(Multi-channel Buffered Serial Ports，多通道緩沖串口)實(shí)現無(wú)縫連接。TLV1572的采樣速率最高可達1．25 Msps、10位分辨率、單電壓供電是3～5V、低功耗(3 V時(shí)8 mW、5 V時(shí)25 mW)、自動(dòng)節電功能(最大電流為10μA)、具有內部采樣保持功能。TLV1572的功能模塊圖如圖2所示。本文引用地址：http://dyxdggzs.com/article/150071.htm
TLV1572有2種工作模式，即DSP模式和微控制器模式，這2種工作模式是由它的P3(幀同步輸入信號)的電平?jīng)Q定的，FS引腳連接電源VCC，一直為高電平，則TLV1572工作在微控制器工作模式下；如果TLV1572在DSP工作模式下，則FS引腳或者由TMS320 DSP的MCBSP的幀同步信號(FSR)提供，或者由系統外部引入。
1．4 TLV1572與DSP的McBSP緩沖串口的連接
TLV1572與TMS320VC5502 DSP串口連接如圖3所示。
TLV1572工作在DSP模式下，其典型時(shí)序圖如圖4所示。
在DSP模式下工作時(shí)，當TLV1572 A／D的片選信號／CS變低時(shí)，FS也必須為低，而且為了確保TLV1572的DSP模式的正確鎖定，FS信號電平要被檢測2次，一次是在／CS下降沿時(shí)檢測FS電平(也就是對于／CS下降沿的FS建立時(shí)間，最小6 ns)，一次是緊接其后的相對于／CS下降沿來(lái)說(shuō)的一個(gè)內部延遲檢測(也就是對于／CS下降沿的FS保持時(shí)間，最小為9 ns)。綜上所述，為了保證TLV1572能正確鎖定在DSP模式下，在／CS變低后FS要至少維持15ns的時(shí)間。
在確保TLV1572工作在DSP模式下后，也就是FS的低電平至少要維持15 ns的時(shí)間后，TLV1572 A／D要在每一個(gè)SCLK時(shí)鐘信號的下降沿檢測FS的電平狀態(tài)，一旦FS變高，說(shuō)明A／D進(jìn)入復位狀態(tài)，之后當FS變低時(shí)，TLV1572等待DSP鎖存第一個(gè)0。這里，FS的上升沿對于對SCLK的下降沿來(lái)說(shuō)有一個(gè)FS的建立時(shí)間(至少10 ns)，然后相對應這個(gè)SCLK的下降沿，FS有一個(gè)保持時(shí)間(至少要4 ns)。滿(mǎn)足至少上述的14 ns后，FS才能變低。
采樣從FS變低后的第一個(gè)SCLK的下降沿開(kāi)始，一直到輸出第6個(gè)0時(shí)的那個(gè)SCLK的上升沿，在這個(gè)SCLK的上升沿，開(kāi)始轉換并輸出相應轉換的數據，這里有1 bit的延遲，而DSP對轉換數據的采樣發(fā)生在SCLK的下降沿。經(jīng)TLV1572轉換的數據前導有6個(gè)0，之后才是轉換的由高位到低位的10 bit數據輸出。也就是說(shuō)TLV1572對一次的數據完整轉換需要16個(gè)SCLK。如果在第16個(gè)SCLK時(shí)鐘的下降沿檢測到FS變高了，則在即后的下一個(gè)SCLK，也就是第17個(gè)SCLK開(kāi)始下一次的新的數據的采樣與轉換，這樣就實(shí)現了TLV1572的對數據的連續轉換。
2 軟件構成
當所傳輸的信號從TLV1572的模擬信號輸入端輸入后，TLV1572再對輸入的信號進(jìn)行采樣，并將采樣后的數據傳送到DSP。程序主要包括初始化DSP和緩沖串口McBSP，將McBSP配置為接收器，包括復位MeBSP的接收器，根據需要對McBSP的寄存器編程，使能接收器，啟動(dòng)A／D，采集數據并存儲，其流程如圖5所示。
評論