DDR4內存標準關(guān)鍵屬性大公開(kāi)：電壓僅1.2V

　　JEDEC固態(tài)技術(shù)協(xié)會(huì )今天公布了DDR4內存標準中的部分關(guān)鍵屬性，并宣布將在2012年年中正式發(fā)布新一代內存標準規范，相比于DDR3取得重大性能提升，同時(shí)繼續降低功耗。JEDEC固態(tài)技術(shù)協(xié)會(huì )宣稱(chēng)，DDR4將具備一系列創(chuàng )新特性，可帶來(lái)更快的運行速度和廣泛的實(shí)用性，包括服務(wù)器、筆記本、臺式機、消費電子產(chǎn)品等等，其頻率、電壓和架構也都在進(jìn)行重新定義，目標是簡(jiǎn)化新標準的遷移和部署。

　　提議中的路線(xiàn)圖顯示，DDR4內存的VDDQ電壓將設定在僅僅1.2V，并在未來(lái)進(jìn)一步降低VDD電壓，此外還會(huì )保證I/O電壓的穩定。相比之下，DDR3標準版電壓為1.5V，低壓版也有1.35V。

　　DDR4內存每個(gè)針腳的數據傳輸率將達到1.6Gbps，最高會(huì )沖擊3.2Gbps?？紤]到DDR3就有望沖破 1.6GT/s的極限，DDR4在未來(lái)應該還會(huì )具備更高的性能水準。其它提議中的性能改進(jìn)還包括：DQ總線(xiàn)偽開(kāi)漏接口(pesudo open drain interface)、2667MHz及更高數據率的低速檔模式(geardown mode)、bank分組架構(bank group)、內部生成VreDQ電壓、訓練模式(training mode)改進(jìn)。

　　DDR4架構上采用了8n預取的bank分組，包括使用兩個(gè)或者四個(gè)可選擇的bank分組，這將使得DDR4內存的每個(gè)bank分組都有獨立的激 活、讀取、寫(xiě)入和刷新操作，從而改進(jìn)內存的整體效率和帶寬，尤其是在使用較小的內存粒度(memory granularity)的時(shí)候。

　　在此之前，三星和海力士已經(jīng)分別造出了試驗性的DDR4內存條。預計DDR4內存將于2014年投入商用，2015年即迅速普及。

　　DDR4其它正在開(kāi)發(fā)中的特性：

　　- 三種數據帶寬選擇：x4、x8、x16

　　- 新的JEDEC POD12接口標準(1.2V)

　　- 時(shí)鐘與閘門(mén)的差分信號

　　- 新的終端機制：DQ總線(xiàn)負責控制VDDQ終端，即使VDD電壓衰減也能保持穩定。

　　- 常規和動(dòng)態(tài)ODT：ODT協(xié)議的改進(jìn)和新的停放模式(Park Mode)可以實(shí)現常規終端和動(dòng)態(tài)寫(xiě)入終端，而無(wú)需驚動(dòng)ODT針腳。

　　- 突發(fā)長(cháng)度8，突發(fā)突變4。

　　- 數據屏蔽(data masking)

　　- DBI：幫助降低功耗、改進(jìn)數據型號完整性，通知DRAM應該保存真正的還是倒置的數據。

　　- 新的數據總線(xiàn)CRC(錯誤校驗)：支持數據傳輸的錯誤校驗功能，尤其有利于寫(xiě)入操作和非ECC內存應用。

　　- 新的指令/數據總線(xiàn)CA對等：一個(gè)新的低成本防范，用于指令和數據沿鏈接傳輸期間所有操作完整性的檢驗。

　　- 支持DLL關(guān)閉模式(DLL of mode)