基于JTAG邊界掃描方式的重構控制器的設計

　　仲裁與時(shí)序控制模塊

　　仲裁與時(shí)序控制模塊主要完成對重構控制器內部各模塊的仲裁與時(shí)序控制。協(xié)調各模塊之間的數據流向。其具體的功能包括提供內部各模塊所需的時(shí)鐘信號，并進(jìn)行相應的時(shí)序控制;以及對內部數據流的切換控制。

　　TCK，TMS，TDI，TDO產(chǎn)生模塊

　　TCK： JTAG配置時(shí)鐘輸入，所有基于JTAG的操作都必須同步于JTAG時(shí)鐘信號TCK。關(guān)鍵時(shí)序關(guān)系是：TMS和TDI采樣于TCK的上升邊沿，一個(gè)新的 TDO值將于TCK下降邊沿后出現，因此一般情況下JTAG的時(shí)鐘不會(huì )太高。

　　TMS：模式選擇，控制JTAG狀態(tài)轉移，同步時(shí)鐘TCK上升沿時(shí)刻TMS的狀態(tài)決定狀態(tài)轉移過(guò)程。

　　TDI ：配置數據輸入，配置數據在TCK的上升沿采樣進(jìn)入數據移位寄存器(SDR);

　　TDO：配置數據輸出，在TCK的下降沿從移位寄存器移出，輸出數據與輸入到TDI的數據應不出現倒置。

　　目標板

　　目標板上被重構的FPGA由支持重構的Xilinx公司的VIRTEX-4系列FPGA來(lái)實(shí)現，以菊花鏈方式串聯(lián)，支持JTAG邊界掃描模式配置。

　　JTAG邊界掃描配置的FPGA實(shí)現

　　TAP控制器是16個(gè)狀態(tài)的有限狀態(tài)機，主要為JTAG接口提供控制邏輯。主要有四大狀態(tài)：復位(RESET)，空閑(idle)，數據寄存器移位(SDR)和指令寄存器移位(SIR)狀態(tài)， 在TCK,TMS的控制下，根據輸入的配置指令實(shí)現狀態(tài)的轉移。Xlinx公司Virtex4系列 FPGA器件的邊界掃描指令集中有三條專(zhuān)用于配置的邊界掃描指令：CFG_IN、BYPASS和JSTART(10個(gè)bit位)。其中CFG_IN的代碼：0101001111;BYPASS的代碼：1111111111;JSTART的代碼：0011001111。執行CFG_IN指令可以訪(fǎng)問(wèn)器件內部的配置總線(xiàn)，通過(guò)串行移入配置文件中的命令和數據執行對內部配置寄存器的讀寫(xiě)，從而完成對FPGA的配置。BYPASS指令在對多個(gè)目標器件配置時(shí)可以旁路不需要重配置的器件。JSTART指令使用TCK時(shí)鐘觸發(fā)啟動(dòng)時(shí)序，使FPGA完成從配置狀態(tài)到操作狀態(tài)的轉換，激活FPGA。圖3為可重構控制器模擬TAP狀態(tài)機配置指令執行的狀態(tài)轉移圖。