基于JTAG邊界掃描方式的重構控制器的設計

　　引言

　　JTAG(聯(lián)合測試行動(dòng)小組)是一種國際標準測試協(xié)議(IEEE 1149.1兼容)，目前主要用于芯片內部測試?，F在多數的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標準的JTAG接口是4線(xiàn)：TMS(模式選擇)、TCK(時(shí)鐘)、TDI(數據輸入)、TDO(數據輸出線(xiàn))。本文利用JTAG標準協(xié)議設計一種針對同類(lèi)FPGA進(jìn)行動(dòng)態(tài)重構配置的重構控制器。

　　重構控制器硬件系統組成

　　本文介紹一種基于“ARM處理器+FPGA”架構的重構控制器，重構控制器中的FPGA能夠根據ARM處理器傳送來(lái)的命令，對目標可編程器件JTAG接口進(jìn)行控制，并模擬JTAG接口中TAP狀態(tài)機產(chǎn)生激勵信號(TMS、TDI、TCK序列)，向目標可編程器件的JTAG接口提供所需的激勵，使目標可編程器件內的TAP狀態(tài)機進(jìn)行狀態(tài)轉換，將指令和數據掃描到FPGA內部邊界掃描電路指令寄存器和數據寄存器中。完成一次目標可編程器件配置，實(shí)現用戶(hù)此時(shí)所要求功能，在下一時(shí)段，可根據用戶(hù)新的要求，調用重構控制器內部存儲器中不同方案在系統重新配置目標可編程器件,實(shí)現硬件的時(shí)分復用，靈活快速的改變系統功能，節省邏輯資源，滿(mǎn)足大規模應用需求。

　　其主要功能是控制按照用戶(hù)不同需求調用不同的方案配置目標可編程器件。它主要包括ARM處理器、FPGA、Flash存儲器，各功能部件主要功能如下：

　　(1) ARM處理器，其主要功能是控制模擬JTAG接口的FPGA讀取Flash存儲器中的重構方案，實(shí)現在系統配置;

　　(2) FPGA協(xié)處理器選用Xilinx公司SPARTEN3AN系列，是基于非易失性存儲的FPGA，自身帶有PROM，它作為外部總線(xiàn)和ARM控制器之間的雙端口，主要功能是模擬JTAG接口實(shí)現TAP控制器時(shí)序，完成配置方案數據的并串轉換并輸出至外部總線(xiàn);

　　(3)FLASH存儲器容量為32M×16bit，用于處理器的上電引導、存放多種重構配置方案。由于要求的存儲容量較大，采用SPANSION公司[1]S29GL512P(32M×16bit)的存儲空間，訪(fǎng)問(wèn)速度110ns，可以達到25ns快速頁(yè)存取和相應的90ns隨機存取時(shí)間;

　　(4) 測試線(xiàn)TCK 、TMS 、TDI 和TDO，是重構控制器向目標可編程器件提供所需的JTAG TAP 激勵，分別控制目標多個(gè)FPGA的重構配置和反饋重構信息。

　　系統實(shí)現

　　重構控制器

　　本文設計的重構控制器采用ARM微處理器作為主控制器，以FPGA芯片作為協(xié)處理器配合主控制器工作。用戶(hù)事先根據需求設計出不同的配置方案，并存儲在重構控制器內部的存儲器中，上電后，重構控制器就可以按需求將不同設計方案分時(shí)定位到目標可編程器件內，同時(shí)保持其他部分電路功能正常，實(shí)現在系統靈活配置，提高系統工作效率。