CXL 2.0 DRAM，全球首款！

來(lái)源：內容來(lái)自三星，謝謝。

先進(jìn)半導體技術(shù)的全球領(lǐng)導者三星電子今天宣布，開(kāi)發(fā)出業(yè)界首款支持 Compute Express Link (CXL) 2.0 的 128 GB DRAM。三星與英特爾密切合作，在英特爾至強平臺上實(shí)現這一具有里程碑意義的進(jìn)步。

在 2022 年 5 月開(kāi)發(fā)出業(yè)界首款基于 CXL 1.1 的 CXL DRAM 的基礎上，三星推出基于 CXL 2.0 的 128GB CXL DRAM 有望加速下一代內存解決方案的商業(yè)化。新的 CXL DRAM 支持 PCle 5.0 接口（x8 通道）并提供高達每秒 35GB 的帶寬。

“作為 CXL 聯(lián)盟董事會(huì )成員，三星電子始終處于 CXL 技術(shù)的前沿，”三星電子新業(yè)務(wù)規劃團隊副總裁 Jangseok Choi 表示?！斑@一突破性的發(fā)展突顯了我們通過(guò)與整個(gè)行業(yè)的數據中心、服務(wù)器和芯片組公司合作進(jìn)一步擴展 CXL 生態(tài)系統的承諾?！?/p>

英特爾公司技術(shù)計劃總監 Jim Pappas 表示：“英特爾很高興與三星合作，投資于充滿(mǎn)活力的 CXL 生態(tài)系統。英特爾將繼續與三星合作，促進(jìn)創(chuàng )新 CXL 產(chǎn)品在整個(gè)行業(yè)的發(fā)展和采用?！?/p>

“瀾起科技很高興能夠量產(chǎn)第一款支持 CXL 2.0 的控制器，”瀾起科技總裁 Stephen Tai 表示?！拔覀兤诖^續與三星合作，以推進(jìn) CXL 技術(shù)并擴展其生態(tài)系統?！?/p>

CXL 2.0 有史以來(lái)第一次支持內存池——一種內存管理技術(shù)，可將服務(wù)器平臺上的多個(gè) CXL 內存塊綁定在一起形成池，并使主機能夠根據需要從池中動(dòng)態(tài)分配內存。新技術(shù)使客戶(hù)能夠在降低運營(yíng)成本的同時(shí)最大限度地提高效率，這反過(guò)來(lái)又將幫助客戶(hù)將資源重新投入到增強服務(wù)器內存中。

三星計劃在今年晚些時(shí)候開(kāi)始量產(chǎn) CXL 2.0 DRAM，并準備提供各種容量的額外產(chǎn)品以滿(mǎn)足未來(lái)計算應用的需求。

CXL 是下一代接口，可提高高性能服務(wù)器系統中與 CPU 一起使用的加速器、DRAM 和存儲設備的效率。鑒于其帶寬和容量在與主 DRAM 一起使用時(shí)可以擴展，該技術(shù)的進(jìn)步有望在人工智能 (AI) 和機器學(xué)習 (ML) 等關(guān)鍵技術(shù)引領(lǐng)的下一代計算市場(chǎng)掀起波瀾。對高速數據處理的需求迅速上升。

關(guān)于CXL，你想知道的都在這里

指數級的數據增長(cháng)促使計算行業(yè)開(kāi)始進(jìn)行突破性的架構轉變，以從根本上改變數據中心的性能、效率和成本。

為了繼續提高性能，服務(wù)器正越來(lái)越多地轉向異構計算架構，使用專(zhuān)門(mén)構建的加速器從 CPU 卸載專(zhuān)門(mén)的工作負載。CXL 的內存緩存一致性允許在 CPU 和加速器之間共享內存資源。

此外，CXL 支持部署新的內存層，可以彌合主內存和 SSD 存儲之間的延遲差距。這些新的內存層將增加帶寬、容量、提高效率并降低總體擁有成本 (TCO)。憑借這些諸多優(yōu)勢，業(yè)界果斷地將 CXL 融合為處理器、內存和加速器的高速緩存一致性互連。

CXL通過(guò)一個(gè)叫做CXL 聯(lián)盟的開(kāi)放行業(yè)標準組織開(kāi)發(fā)技術(shù)規范，促進(jìn)新興使用模型的性能突破，同時(shí)支持數據中心加速器和其他高速增強功能的開(kāi)放生態(tài)系統。

CXL簡(jiǎn)介：什么是 Compute Express Link？

CXL是一個(gè)開(kāi)放標準的行業(yè)支持的緩存一致性互連，用于處理器、內存擴展和加速器。從本質(zhì)上講，CXL 技術(shù)在 CPU 內存空間和連接設備上的內存之間保持內存一致性。這支持資源共享（或池化）以獲得更高的性能，降低軟件堆棧的復雜性，并降低整體系統成本。CXL 聯(lián)盟已經(jīng)確定了將采用新互連的三類(lèi)主要設備：

類(lèi)型1設備：智能 NIC 等加速器通常缺少本地內存。通過(guò) CXL，這些設備可以與主機處理器的 DDR 內存進(jìn)行通信。

類(lèi)型2設備：GPU、ASIC 和 FPGA 都配備了 DDR 或 HBM 內存，并且可以使用 CXL 使主機處理器的內存在本地可供加速器使用，并使加速器的內存在本地可供 CPU 使用。它們還共同位于同一個(gè)緩存一致域中，有助于提升異構工作負載。

類(lèi)型 3 設備：內存設備可以通過(guò) CXL 連接，為主機處理器提供額外的帶寬和容量。內存的類(lèi)型獨立于主機的主內存。

CXL 協(xié)議和標準

CXL 標準通過(guò)三種協(xié)議支持各種用例：CXL.io、CXL.cache 和 CXL.memory。

CXL.io：該協(xié)議在功能上等同于 PCIe 協(xié)議，并利用了 PCIe 的廣泛行業(yè)采用和熟悉度。作為基礎通信協(xié)議，CXL.io 用途廣泛，適用于廣泛的用例。

CXL.cache：該協(xié)議專(zhuān)為更具體的應用程序而設計，使加速器能夠有效地訪(fǎng)問(wèn)和緩存主機內存以?xún)?yōu)化性能。

CXL.memory：該協(xié)議使主機（例如處理器）能夠使用加載/存儲命令訪(fǎng)問(wèn)設備連接的內存。

這三個(gè)協(xié)議共同促進(jìn)了計算設備（例如 CPU 主機和 AI 加速器）之間內存資源的一致共享。從本質(zhì)上講，這通過(guò)共享內存實(shí)現通信簡(jiǎn)化了編程。用于設備和主機互連的協(xié)議如下：

類(lèi)型 1 設備：CXL.io + CXL.cache

類(lèi)型2設備：CXL.io + CXL.cache + CXL.memory

類(lèi)型 3 設備：CXL.io + CXL.memory

Compute Express Link 與 PCIe：這兩者有什么關(guān)系？

CXL 建立在PCIe的物理和電氣接口之上，其協(xié)議建立了一致性、簡(jiǎn)化了軟件堆棧并保持與現有標準的兼容性。具體來(lái)說(shuō)，CXL 利用 PCIe 5 功能，允許備用協(xié)議使用物理 PCIe 層。當支持 CXL 的加速器插入 x16 插槽時(shí)，設備會(huì )以每秒 2.5 千兆傳輸 (GT/s) 的默認 PCI Express 1.0 傳輸速率與主機處理器的端口進(jìn)行協(xié)商。只有雙方都支持 CXL，CXL 交易協(xié)議才會(huì )被激活。否則，它們作為 PCIe 設備運行。

CXL 1.1 和 2.0 使用 PCIe 5.0 物理層，允許通過(guò) 16 通道鏈路在每個(gè)方向上以 32 GT/s 或高達 64 GB/s 的速度傳輸數據。

CXL 3.0 使用 PCIe 6.0 物理層將數據傳輸擴展到 64 GT/s，支持通過(guò) x16 鏈路進(jìn)行高達 128 GB/s 的雙向通信。

CXL 2.0 和 3.0 有什么新功能？

首先在內存池方面，CXL 2.0 支持切換以啟用內存池。使用 CXL 2.0 交換機，主機可以訪(fǎng)問(wèn)池中的一個(gè)或多個(gè)設備。盡管主機必須支持 CXL 2.0 才能利用此功能，但內存設備可以是支持 CXL 1.0、1.1 和 2.0 的硬件的組合。在 1.0/1.1 中，設備被限制為一次只能由一臺主機訪(fǎng)問(wèn)的單個(gè)邏輯設備。然而，一個(gè) 2.0 級別的設備可以被劃分為多個(gè)邏輯設備，允許多達 16 臺主機同時(shí)訪(fǎng)問(wèn)內存的不同部分。

例如，主機 1 (H1) 可以使用設備 1 (D1) 中一半的內存和設備 2 (D2) 中四分之一的內存，以將其工作負載的內存需求與內存池中的可用容量完美匹配. 設備 D1 和 D2 中的剩余容量可由一臺或多臺其他主機使用，最多可達 16 臺。設備 D3 和 D4 分別啟用了 CXL 1.0 和 1.1，一次只能由一臺主機使用。

CXL 3.0 引入了對等直接內存訪(fǎng)問(wèn)和對內存池的增強，其中多個(gè)主機可以一致地共享 CXL 3.0 設備上的內存空間。這些功能支持新的使用模型并提高數據中心架構的靈活性。

其次來(lái)到交換方面；

通過(guò)轉向 CXL 2.0 直連架構，數據中心可以獲得主內存擴展的性能優(yōu)勢，以及池內存的效率和總體擁有成本 (TCO) 優(yōu)勢。假設所有主機和設備都支持 CXL 2.0，則“切換”通過(guò) CXL 內存池芯片中的交叉開(kāi)關(guān)集成到內存設備中。這可以保持較低的延遲，但需要更強大的芯片，因為它現在負責交換機執行的控制平面功能。通過(guò)低延遲直接連接，連接的內存設備可以使用 DDR DRAM 來(lái)擴展主機主內存。這可以在非常靈活的基礎上完成，因為主機能夠訪(fǎng)問(wèn)處理特定工作負載所需的盡可能多的設備的全部或部分容量。

CXL 3.0 引入了多層交換，支持交換結構的實(shí)施。CXL 2.0 支持單層交換。借助 CXL 3.0，啟用了交換結構，其中交換機可以連接到其他交換機，從而大大增加了擴展的可能性。

第三，“按需”內存范例；

類(lèi)似于拼車(chē)，CXL 2.0 和 3.0 在“按需”的基礎上為主機分配內存，從而提供更高的內存利用率和效率。該架構提供了為標稱(chēng)工作負載（而不是最壞情況）配置服務(wù)器主內存的選項，能夠在需要時(shí)訪(fǎng)問(wèn)池以處理高容量工作負載，并為 TCO 帶來(lái)更多好處。最終，CXL 內存池模型可以支持向服務(wù)器分解和可組合性的根本轉變。在此范例中，可以按需組合離散的計算、內存和存儲單元，以有效地滿(mǎn)足任何工作負載的需求。

第四，完整性和數據加密 (IDE)；

分解——或分離服務(wù)器架構的組件——增加了攻擊面。這正是 CXL 包含安全設計方法的原因。具體來(lái)說(shuō)，所有三個(gè) CXL 協(xié)議都通過(guò)完整性和數據加密 (IDE) 來(lái)保護，IDE 提供機密性、完整性和重放保護。IDE 在 CXL 主機和設備芯片中實(shí)例化的硬件級安全協(xié)議引擎中實(shí)現，以滿(mǎn)足 CXL 的高速數據速率要求，而不會(huì )引入額外的延遲。應該注意的是，CXL 芯片和系統本身需要防止篡改和網(wǎng)絡(luò )攻擊的保護措施。在 CXL 芯片中實(shí)現的硬件信任根可以為安全啟動(dòng)和安全固件下載的安全和支持要求提供此基礎。

第五，將信令擴展到 64 GT/s；

CXL 3.0 帶來(lái)了標準數據速率的階躍函數增加。如前所述，CXL 1.1 和 2.0 在其物理層使用 PCIe 5.0 電氣：32 GT/s 的 NRZ 信號。CXL 3.0 秉承了以廣泛采用的 PCIe 技術(shù)為基礎構建的相同理念，并將其擴展到 2022 年初發(fā)布的最新 6.0 版 PCIe 標準。使用 PAM4 信號將 CXL 3.0 數據速率提高到 64 GT/s。我們涵蓋了 PCIe 6 中 PAM4 信令的詳細信息——您需要知道的一切。

得益于CXL的出現，開(kāi)發(fā)者可以簡(jiǎn)化和改進(jìn)低延遲連接和內存一致性，顯著(zhù)提高計算性能和效率，同時(shí)降低 TCO。此外，CXL 內存擴展功能可在當今服務(wù)器中的直接連接 DIMM 插槽之上實(shí)現額外的容量和帶寬。CXL 使得通過(guò) CXL 連接設備向 CPU 主機處理器添加更多內存成為可能。當與持久內存配對時(shí)，低延遲 CXL 鏈路允許 CPU 主機將此額外內存與 DRAM 內存結合使用。大容量工作負載的性能取決于大內存容量，例如 AI?？紤]到這些是大多數企業(yè)和數據中心運營(yíng)商正在投資的工作負載類(lèi)型，CXL 的優(yōu)勢顯而易見(jiàn)。