新思科技特定領(lǐng)域處理器在線(xiàn)研討會(huì )上線(xiàn)，主講使用ASIP Designer加速特定領(lǐng)域處理器設計！

摩爾定律和登納德定律的放緩引發(fā)了人們對特定領(lǐng)域處理器（簡(jiǎn)稱(chēng)ASIP）的重視。ASIP實(shí)現了為特定應用領(lǐng)域量身定制的專(zhuān)用指令集架構(ISA)，通常會(huì )從某個(gè)基線(xiàn)開(kāi)始設計，比如從RISC-V ISA基線(xiàn)開(kāi)始。ASIP可以替代傳統的固定功能硬件加速器，同時(shí)引入軟件可編程性，從而在設計過(guò)程和最終產(chǎn)品中實(shí)現更高的靈活性和敏捷性。通過(guò)維護RISC-V ISA基線(xiàn)，ASIP也促進(jìn)了與現有處理器生態(tài)系統的兼容和重用。

新思科技的ASIP Designer是用于設計、實(shí)現、編程和驗證專(zhuān)用指令集處理器的行業(yè)領(lǐng)先工具，可以從單一特定處理器描述開(kāi)始，幫助芯片設計人員快速獲得優(yōu)化的C/C++編譯器、周期精確的模擬器和ASIP可綜合硬件實(shí)現。通過(guò)使用ASIP獨有的compiler-in-the-loop和synthesis-in-the-loop方法學(xué)，芯片設計人員能夠將ISA和微架構快速調整到適合的應用領(lǐng)域。

6月1日，新思科技聯(lián)合智東西公開(kāi)課策劃的「新思科技特定領(lǐng)域處理器在線(xiàn)研討會(huì )」將在線(xiàn)上舉行。新思科技處理器解決方案產(chǎn)品線(xiàn)高級技術(shù)經(jīng)理王偉、新思科技ASIP工具高級應用工程師翟寶陸兩位技術(shù)專(zhuān)家將參與，并分別圍繞《使用ASIP Designer加速特定領(lǐng)域處理器設計》、《案例研究：加速MobileNetV3的AI專(zhuān)用處理器Tmoby》、《案例研究：利用ASIP Designer實(shí)現立體圖像匹配加速器Tmatch》進(jìn)行直播分享。

研討會(huì )將以閉門(mén)直播形式進(jìn)行，從下午13:30開(kāi)始，預計16:00結束。其中，15:30-16:00為問(wèn)答環(huán)節，兩位主講人將在線(xiàn)答疑。

主題介紹

新思科技處理器解決方案產(chǎn)品線(xiàn)高級技術(shù)經(jīng)理王偉、ASIP工具高級應用工程師翟寶陸：《使用ASIP Designer加速特定領(lǐng)域處理器設計》

特定領(lǐng)域處理器（簡(jiǎn)稱(chēng)ASIP）通過(guò)軟件編程將硬件定制化與靈活性相結合。在本次研討會(huì )上，王偉將首先對ASIP的概念進(jìn)行系統闡述；翟寶陸將圍繞新思科技ASIP Designer工具套件的關(guān)鍵技術(shù)和開(kāi)發(fā)流程進(jìn)行深度講解。

新思科技ASIP工具高級應用工程師翟寶陸：《案例研究：加速MobileNetV3的AI專(zhuān)用處理器Tmoby》

為了充分發(fā)揮ASIP方法學(xué)的優(yōu)勢，除了簡(jiǎn)單的指令擴展之外，ASIP Designer工具套件還引入了更廣泛的架構優(yōu)化方法。例如，數據級和指令級并行、實(shí)現高度優(yōu)化的定制數據通路，這些都是先進(jìn)ASIP的重要特性。這顯然超出了在固定的基礎處理器上增加簡(jiǎn)單指令擴展可能實(shí)現的程度，而ASIP Designer將為芯片設計人員提供此類(lèi)架構的設計能力。

翟寶陸將通過(guò)為高效處理MobileNetV3而專(zhuān)門(mén)設計的AI處理器示例來(lái)說(shuō)明。MobileNetV3 AI加速器從ASIP Designer的示例庫提供的眾多RISC-V ISA示例模型當中的一個(gè)擴展而來(lái)，具有4槽VLIW架構，并提供了64個(gè)MAC向量單元，可以對8位向量數據進(jìn)行操作。針對應用特點(diǎn)，MobileNetV3 AI加速器可以通過(guò)對內存訪(fǎng)問(wèn)的調整，進(jìn)一步優(yōu)化處理器性能。

MobileNetV3 AI加速器的設計過(guò)程包含了算法分析、并行化分析，以及高效的架構探索過(guò)程。ASIP Designer的SDK和RTL生成功能，將能夠幫助芯片設計人員實(shí)現MobileNetV3 ASIP的高效設計，并保持完全的C語(yǔ)言可編程性。

新思科技ASIP工具高級應用工程師翟寶陸：《案例研究：利用ASIP Designer實(shí)現立體圖像匹配加速器Tmatch》

立體圖像匹配算法對處理能力的要求非常高（大約 30 TMACs/s），需要大量的平方差和（SSD）運算來(lái)計算像素視差。

在立體圖像匹配加速器Tmatch設計中，定制的指令和數據通路以逐步的方式添加到基準RISC-V設計當中，并使用新思科技ASIP Designer工具套件的compiler-in-the-loop和synthesis-in-the-loop優(yōu)化流程，探索了多種實(shí)現解決方案及其性能與成本的權衡。這些流程允許應用程序代碼和ASIP架構迭代進(jìn)行協(xié)同優(yōu)化，同時(shí)在每一步來(lái)驗證它們的正確性和性能。

使用ASIP Designer設計的立體圖像匹配加速器“Tmatch”是一個(gè)具有有限的指令級并行性 (ILP)、高度定制化的向量 ASIP，展示了使用帶有矢量擴展功能的常規RISC-V處理器無(wú)法實(shí)現的巨大性能提升。