<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
"); //-->

博客專(zhuān)欄

EEPW首頁(yè) > 博客 > 火拼先進(jìn)封裝!臺積電英特爾三星急了

火拼先進(jìn)封裝!臺積電英特爾三星急了

發(fā)布人:芯東西 時(shí)間:2022-03-22 來(lái)源:工程師 發(fā)布文章
蘋(píng)果拼裝芯片只是前奏,3月已被先進(jìn)封裝刷屏。

作者 |  高歌
編輯 |  Panken芯東西3月17日報道,本周二,英特爾宣布在歐盟投資超過(guò)330億歐元,除了芯片制造外,還將在意大利投資高達45億歐元的后端制造設施。據悉,該工廠(chǎng)將“采用新技術(shù)和創(chuàng )新技術(shù)”為歐盟提供產(chǎn)品。事實(shí)上3月以來(lái),英特爾、臺積電、三星在先進(jìn)封裝上的動(dòng)作就反復刷屏。3月初,英特爾、臺積電、三星和日月光等十大巨頭宣布成立通用芯片互連標準——UCIe,將Chiplet(芯粒、小芯片)技術(shù)標準化。這一標準同樣提供了“先進(jìn)封裝”級的規范,涵蓋了EMIB和InFO等所有基于高密度硅橋的技術(shù)。UCIe成立的同一天,英國AI芯片創(chuàng )企Graphcore推出IPU產(chǎn)品Bow。該芯片通過(guò)采用臺積電的3D封裝技術(shù),在完全不改變軟件和芯片內核的情況下,將運算速度提升了40%并降低了16%的功耗。

圖片

▲Graphcore IPU芯片中的封裝示意圖(圖片來(lái)源:IEEE)

上周日,韓媒也爆出,三星電子在DS(半導體事業(yè)暨裝置解決方案)事業(yè)部?jì)刃略O立了測試與封裝(TP)中心。韓媒認為,該中心的設立和人員調整,或意味著(zhù)三星電子將加強先進(jìn)封裝投資,確保在后端領(lǐng)域上領(lǐng)先于臺積電。甚至就連月初蘋(píng)果春季發(fā)布會(huì )上重磅芯片M1 Ultra的架構背后,也有著(zhù)臺積電第五代CoWoS Chiplet先進(jìn)封裝技術(shù)。

圖片

▲蘋(píng)果公司Chiplet專(zhuān)利與M1 Ultra(參考專(zhuān)利US 20220013504A1)

事實(shí)上,隨著(zhù)摩爾定律臨近極限,先進(jìn)封裝已成為提升芯片性能的重要路徑之一。根據法國市場(chǎng)咨詢(xún)公司Yole Developpement最新的2021年年度高端封裝報告,英特爾等市場(chǎng)龍頭在先進(jìn)封裝上的資本支出約為119億美元,第一名、第二名和第四名分別是英特爾、臺積電和三星電子三大芯片制造巨頭,其支出占比之和達67%。

圖片

▲2021年七大廠(chǎng)商的高端封裝支出(圖片來(lái)源:Yole)雖然現代半導體行業(yè)形成了設計、制造和封裝等環(huán)節,但是在最先進(jìn)的封裝技術(shù)上,三大芯片制造巨頭正在掌握最主要的話(huà)語(yǔ)權,其先進(jìn)封裝技術(shù)布局已進(jìn)入關(guān)鍵節點(diǎn)。本文福利:后摩爾時(shí)代,先進(jìn)封裝成為行業(yè)成長(cháng)驅動(dòng)力。推薦精品報告《封測行業(yè)高景氣,先進(jìn)封裝驅動(dòng)未來(lái)成長(cháng)》,可在公眾號聊天欄回復關(guān)鍵詞【芯東西236獲取。
01.臺積電:2011年入局先進(jìn)封裝2.5D封裝技術(shù)搶下蘋(píng)果訂單


作為晶圓制造龍頭,臺積電也是最早開(kāi)始布局先進(jìn)封裝的上游廠(chǎng)商之一。早在2011年,臺積電的余振華就面對媒體放聲:“封測廠(chǎng)已經(jīng)跟不上晶圓代工的腳步了,摩爾定律都開(kāi)始告急了,我們與其在里面干著(zhù)急,不如做到外面去?!?/span>余振華早在1994年就加入了臺積電,現在已是臺積電Pathfinding for System Integration副總經(jīng)理,是臺積電先進(jìn)封裝技術(shù)的具體負責人。

圖片

▲臺積電Pathfinding for System Integration副總經(jīng)理余振華

在2011年第二季度的法說(shuō)會(huì )上,時(shí)任臺積電董事長(cháng)兼首席執行官的張忠謀公開(kāi)了臺積電的先進(jìn)封裝進(jìn)度。他提到臺積電已經(jīng)完成了一個(gè)完整子系統的制造和封裝,其硅中介層(silicon interposer)解決方案將封裝數量從9減少到1,減小了芯片體積和功率,提升了內存帶寬和系統速度。同時(shí),臺積電也首次向投資者披露了BOT封裝專(zhuān)利產(chǎn)品,將襯底的凸點(diǎn)間距從140微米減小到100微米,還顯著(zhù)節省了封裝成本。當年第三季度法說(shuō)會(huì ),臺積電正式宣布要做CoWoS等先進(jìn)封裝技術(shù)。張忠謀特意強調,臺積電在這一領(lǐng)域的商業(yè)模式:一是提供頂尖邏輯晶圓制程、晶圓測試(wafer sort)和微封裝,二是提供后端集成解決方案、中介層晶圓(interposer wafer)、最終的封裝和測試。張忠謀稱(chēng):“我們不打算只出售(CoWoS的)中介層?!?/span>在CoWoS技術(shù)推出后,2012年FPGA龍頭賽靈思的產(chǎn)品就用到了這一技術(shù)。此后,華為海思、英偉達、博通等廠(chǎng)商的芯片中都應用到了臺積電的CoWoS封裝技術(shù)。如今十余年過(guò)去,CoWoS已發(fā)展到第五代,臺積電已將自身的先進(jìn)封裝技術(shù)整合為了3DFabric技術(shù)平臺,包含臺積電前端的SoIC技術(shù)和后端CoWoS、InFO封裝技術(shù)。

圖片

▲臺積電3DFabric技術(shù)平臺(圖片來(lái)源:臺積電2021 HotChips論壇PPT)

據悉,最早推出的CoWoS是一種基于TSV(硅通孔)的封裝技術(shù),由于這種技術(shù)能夠靈活地適應SoC、小芯片和3D堆棧等多個(gè)類(lèi)型的芯片,因此被主要用于高性能計算(HPC)和人工智能(AI)計算領(lǐng)域。如今CoWoS是使用最廣泛的2.5D封裝技術(shù),英偉達、博通、谷歌、亞馬遜、NEC、AMD、賽靈思、Habana等公司的產(chǎn)品都采用了這一技術(shù)。絕大多數使用HBM的高性能芯片,包括大部分創(chuàng )企的AI訓練芯片都是應用了CoWoS技術(shù)。CoWoS可以分為CoWoS-S、CoWoS-R和CoWoS-L三種。臺積電稱(chēng),CoWoS-S可以為高性能計算應用提供最佳的性能和最高的晶體管密度;CoWoS-R則更強調小芯片間的互連,利用RDL(重新布線(xiàn)層)實(shí)現最小4μm的布線(xiàn);CoWoS-L則是最新的CoWoS技術(shù),結合了CoWoS-S和InFO兩種技術(shù)的優(yōu)點(diǎn),使用RDL與LSI(本地硅互連)進(jìn)行互連,具有最靈活的集成性。

圖片

▲臺積電CoWoS-S封裝技術(shù)(圖片來(lái)源:臺積電2021 HotChips論壇PPT)

InFO具有高密度的RDL,可用于移動(dòng)、高性能計算等需要高密度互連和性能的應用。InFO分為InFO_PoP和InFO_oS,前者是行業(yè)中首款3D晶圓級扇出封裝,可應用在移動(dòng)手機的AP和DRAM上;后者具有更高密度的RDL,可集成多個(gè)用于5G網(wǎng)絡(luò )的邏輯芯片。

圖片

▲臺積電InFO_PoP和InFO_oS封裝技術(shù)示意圖(圖片來(lái)源:臺積電官網(wǎng))

相對來(lái)說(shuō),CoWoS的性能更好,但成本較高;InFO則采用RDL(重新布線(xiàn)層)代替硅中介層,無(wú)須TSV,性?xún)r(jià)比更高。這一技術(shù)還幫助臺積電搶下了如今其第一大客戶(hù)蘋(píng)果的訂單。事實(shí)上,2007年蘋(píng)果的第一款智能手機芯片便是由三星進(jìn)行代工。2011年,在蘋(píng)果和三星因Galaxy S手機外形問(wèn)題鬧上法庭之際,蘋(píng)果A系列芯片的主要供應商仍是三星。不過(guò),隨著(zhù)蘋(píng)果和三星關(guān)系的惡化以及臺積電代工制程功耗、良率更加穩定,臺積電成為了蘋(píng)果的主要供應商。2016年,臺積電開(kāi)始為蘋(píng)果提供前后段整合服務(wù),僅花InFO和光罩上的資本支出達10億美元。據熟悉臺積電的人士透露,由于InFO技術(shù)的產(chǎn)品更符合蘋(píng)果要求,臺積電才能拉開(kāi)和三星的差距,長(cháng)期獨占蘋(píng)果iPhone芯片訂單。整體來(lái)說(shuō),倒裝芯片(Flip chip)、2.5D/3DIC和SoIC等技術(shù)的封裝密度依次升高。

圖片

▲臺積電Flip Chip、2.5D/3DIC、SoIC等封裝技術(shù)封裝密度和鍵合間距

相比CoWoS和InFO技術(shù),SoIC可以提供更高的封裝密度和更小的鍵合間隔。SoIC是臺積電異構小芯片封裝的關(guān)鍵,具有高密度垂直堆疊性能。臺積電稱(chēng),該技術(shù)可幫助芯片實(shí)現高性能、低功耗和最小的RLC(電阻、電感和電容)。從特點(diǎn)上講,SoIC技術(shù)支持不同芯片尺寸、功能和制程節點(diǎn)的異構集成,能夠直接實(shí)現晶圓對晶圓結合,且沒(méi)有突起的鍵和結構。臺積電認為,該技術(shù)較行業(yè)中的其他先進(jìn)封裝技術(shù),具有更小的外形尺寸、更高的帶寬、更好的電源完整性、信號完整性和更低的功耗等優(yōu)點(diǎn)。更重要的是,SoIC和CoWoS/InFO可以共用,基于SoIC的CoWoS或InFO封裝將會(huì )帶來(lái)更小的芯片尺寸,實(shí)現多個(gè)小芯片集成。

圖片

▲臺積電SoIC技術(shù)示意圖(圖片來(lái)源:臺積電官網(wǎng))


02.三星:三星電機發(fā)起四大技術(shù)布局先進(jìn)封裝


三星電子先進(jìn)封裝布局則源自子公司三星電機,并和安靠(Amkor)等封測廠(chǎng)商進(jìn)行合作。競爭蘋(píng)果A系列處理器訂單失利后,三星電子在2015年建立了特別工作小組,以三星電機為主力,開(kāi)發(fā)出了第一代面板級扇出型封裝(FOPLP)。該技術(shù)最先用于Galaxy Watch智能手表。通過(guò)FOPLP技術(shù),三星將Galaxy Watch的電源管理電路(PMIC)、應用處理器和動(dòng)態(tài)隨機存儲(DRAM)集成在了同一個(gè)大型封裝中。

圖片

▲Galaxy手表及Exynos 9110拆解與逆向分析(圖片來(lái)源:MEMS)

據韓媒報道,盡管三星電機在2019年之前投資4億美元研發(fā)先進(jìn)封裝,但其投資力度仍顯不足。因此三星電子進(jìn)行內部收購,或將三星電機的PLP事業(yè)部歸入了自身,以重奪蘋(píng)果訂單。不過(guò)從三星電子在先進(jìn)封裝領(lǐng)域的最新動(dòng)態(tài)來(lái)看,子公司三星電機仍是其先進(jìn)封裝版圖的重要組成。具體來(lái)說(shuō),三星的先進(jìn)封裝包括I-Cube、X-Cube、R-Cube和H-Cube四種方案。

圖片

▲三星電子I-Cube(左上)、X-Cube(右上)、R-Cube(左下)和H-Cube(右下)四種先進(jìn)封裝方案(圖片來(lái)源:三星官網(wǎng))

I-Cube包括基板-芯片(CoS)或晶圓-芯片(CoW)兩種工藝,是采用硅中介層的2.5D封裝方案,能夠將一個(gè)或多個(gè)邏輯裸片(CPU、GPU等)和多個(gè)高帶寬內存(HBM)裸片水平集成在硅中介層上,“I-Cube4”已經(jīng)在去年5月推出,和臺積電的CoWoS-S技術(shù)類(lèi)似,主要的封裝客戶(hù)為百度。R-Cube為三星的低成本2.5D封裝方案,采用高密度的RDL技術(shù),較I-Cube具有更快的周轉時(shí)間和更好的信號/電源完整性,設計靈活性較好。X-Cube是三星的3DIC封裝方案,包括晶圓-芯片(CoW)、晶圓-晶圓(WoW)和硅通孔(TSV)技術(shù),具備更高密度的集成和更大的尺寸縮放。H-Cube則是三星電子在2021年11月最新推出的2.5D封裝解決方案,專(zhuān)用于需要高性能和大面積封裝技術(shù)的高性能計算(HPC)、人工智能(AI)、數據中心和網(wǎng)絡(luò )產(chǎn)品等領(lǐng)域。

圖片

▲三星H-Cube封裝解決方案(圖片來(lái)源:三星)

三星電子晶圓代工市場(chǎng)戰略部高級副總裁Moonsoo Kang稱(chēng),該解決方案是由三星電機和安靠(Amkor)公司共同開(kāi)發(fā)。Amkor全球研發(fā)中心高級副總裁也認為這次合作,是晶圓代工廠(chǎng)和OSAT(封測)公司合作的成功案例。對于自己的先進(jìn)封裝產(chǎn)品,三星電子提供了兩種商業(yè)模式。第一種,其客戶(hù)可以選擇三星電子晶圓代工部門(mén)的封裝產(chǎn)品或安靠等封測合作伙伴產(chǎn)品;第二種,客戶(hù)則可以移交COT(客戶(hù)擁有的工具)、COPD(客戶(hù)擁有的物理設計)模型獲得。上周日,據韓媒報道,三星電子在DS(半導體事業(yè)暨裝置解決方案)事業(yè)部?jì)刃略O立了測試與封裝(TP)中心,意圖與臺積電在先進(jìn)封裝領(lǐng)域進(jìn)行競爭。
03.英特爾:下一代Foveros技術(shù)2023年量產(chǎn)AWS成首個(gè)IFS封裝客戶(hù)


和臺積電、三星類(lèi)似,英特爾的先進(jìn)封裝技術(shù)同樣包括2.5D和3D的封裝技術(shù)。不過(guò)不同于三星和臺積電,英特爾一直都有自己的封測業(yè)務(wù)。2003年,英特爾宣布在中國成都投資建設封裝廠(chǎng),2005年該廠(chǎng)投產(chǎn)。之后,英特爾逐漸將封測業(yè)務(wù)逐漸向中國轉移。2014年以前,英特爾就有了2.5D封裝技術(shù)嵌入式多裸片互連橋接(Embedded Multi-die Interconnect Bridge,EMIB)。英特爾稱(chēng),該技術(shù)不同于其他2.5D封裝技術(shù),不采用大型硅中介層,而是使用非常小的bridge die,具有更好的經(jīng)濟性。

圖片

▲英特爾EMIB示意圖(來(lái)源:英特爾)

2014年,英特爾開(kāi)放代工業(yè)務(wù),其先進(jìn)封裝布局開(kāi)始向外界披露。在EMIB正式披露后不久,當時(shí)英特爾代工業(yè)務(wù)的重磅客戶(hù)、FPGA龍頭Altera推出了行業(yè)中第一款異構系統級封裝芯片,集成了SoC、Stratix10 FPGA和SK海力士的HBM2。這顆芯片利用英特爾的EMIB技術(shù),實(shí)現了DRAM與FPGA的互連問(wèn)題,初步向外界展示了英特爾先進(jìn)封裝的性能。自2017年至今,英特爾的EMIB產(chǎn)品一直在出貨且不斷迭代。2018年,英特爾在當年的架構日上發(fā)布了Foveros 3D封裝技術(shù),將芯片堆疊從堆疊存儲器和無(wú)源轉接板擴展到高性能邏輯芯片上。該技術(shù)可以將芯片分為chiplet,其中I/O、SRAM和供電電路可以放在基板上,邏輯chiplet則可以堆疊在芯片頂部。

圖片

▲英特爾Foveros示意圖(來(lái)源:英特爾)

緊接著(zhù),2019年7月,英特爾向行業(yè)分享了新的三大先進(jìn)封裝技術(shù),分別為Co-EMIB、ODI和MDIO。其中Co-EMIB允許將兩個(gè)或多個(gè)Foveros封裝產(chǎn)品互連,其性能基本上與單個(gè)芯片相同。設計人員還可以用高帶寬和低功耗連接模擬、存儲器和其他磁貼。ODI是一種全向的互連技術(shù),水平上可以讓頂部芯片實(shí)現類(lèi)似EMIB的通信,垂直上可以基于硅通孔實(shí)現類(lèi)似Foveros的垂直通信,且允許直接從封裝基板向頂部芯片供電。MDIO則是基于高級接口總線(xiàn)(AIB)的PHY級互連,實(shí)現了模塊化設計方法。其電源效率、引腳速度和帶寬密度是AIB提供的兩倍以上,號稱(chēng)在頻寬密度上優(yōu)于臺積電的LIPINCON互連技術(shù)。

圖片

如今,英特爾的EMIB和Foveros都已進(jìn)行了多次迭代。Sapphire Rapids成為英特爾首個(gè)批量出貨的至強數據中心處理器,下一代EMIB的凸點(diǎn)間距也將從55μm縮短至45μm。Foveros已經(jīng)實(shí)現了在Meteor Lake中的第二代部署,具有36μm的凸點(diǎn)間距。此外,英特爾還在研發(fā)下一代Foveros技術(shù)Foveros Omni和Foveros Direct。

圖片

▲英特爾Foveros Omni和Foveros Direct(來(lái)源:英特爾)

前者能夠通過(guò)高性能3D堆疊技術(shù)為裸片到裸片的互連和模塊化設計提供極高的靈活性,將不同晶圓制程節點(diǎn)的頂片與多個(gè)基片混合搭配,預計2023年進(jìn)入量產(chǎn)產(chǎn)品;后者則實(shí)現了向直接銅對銅鍵合的轉變,可以實(shí)現低電阻互連和10μm以下的凸點(diǎn)間距,將3D堆疊的互連密度提高了一個(gè)數量級。除了技術(shù),英特爾甚至連封裝客戶(hù)都已經(jīng)找好了。在去年的英特爾架構日上,AWS宣布將成為首個(gè)使用英特爾代工服務(wù)(IFS)封裝解決方案的客戶(hù)。
04.結語(yǔ):先進(jìn)封裝攪亂產(chǎn)業(yè)格局異構集成或發(fā)揮更大作用


隨著(zhù)摩爾定律發(fā)展放緩,晶體管密度提升的難度越來(lái)越大。為了滿(mǎn)足各類(lèi)新興技術(shù)的需求,先進(jìn)封裝技術(shù)成為了芯片廠(chǎng)商優(yōu)化芯片性能和成本的重要方式。如今,英特爾、三星、臺積電等芯片制造巨頭都在加強自己的先進(jìn)封裝。封測廠(chǎng)商卻難以具備前端制造的優(yōu)勢,很多封測玩家在先進(jìn)封裝上已落后于第一梯隊。雖然三星等制造巨頭仍強調和封測玩家的合作,但未來(lái)封裝行業(yè)的****難以預料。而隨著(zhù)先進(jìn)封裝技術(shù)的迭代、chiplet標準的推廣,不同玩家、不同制程tile集成的異構集成芯片或將更加常見(jiàn),芯片行業(yè)正走向一個(gè)新的階段。


*博客內容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀(guān)點(diǎn),如有侵權請聯(lián)系工作人員刪除。



關(guān)鍵詞: 先進(jìn)封裝

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>