聯(lián)盟擴員，代工巨頭「血拼」先進(jìn)封裝

由三星電子于去年 6 月發(fā)起的 MDI（多芯片集成）聯(lián)盟，正涌入更多的合作者。目前，該聯(lián)盟中包括多家存儲、封裝基板和測試廠(chǎng)商在內的合作伙伴已增至 30 家，較去年的 20 家有所增長(cháng)，僅一年時(shí)間就增加了 10 家。

近年來(lái)，隨著(zhù) AI 爆火，先進(jìn)封裝的崛起逐步成為業(yè)界共識。在算力需求與電路可容納晶體管數量雙雙接近極限之時(shí)，堆疊和組合不同的芯片便被認為是一種更具效率的芯片制造理念。

此次合作伙伴數量的增加，也反映出三星電子在半導體封裝技術(shù)方面的積極態(tài)度和堅定決心。通過(guò)與更多的合作伙伴建立緊密的合作關(guān)系，三星電子可以更好地整合資源，提升技術(shù)實(shí)力，加速產(chǎn)品研發(fā)和市場(chǎng)推廣。同時(shí)，這也將有助于三星電子在半導體封裝技術(shù)領(lǐng)域取得更大的突破和進(jìn)展。

臺積電、三星先后成立兩大先進(jìn)封裝聯(lián)盟

3DFabric 聯(lián)盟

在 2022 年的開(kāi)放創(chuàng )新平臺生態(tài)系統論壇上，臺積電宣布開(kāi)放式創(chuàng )新平臺（OIP）3D Fabric 聯(lián)盟成立。

3DFabric 聯(lián)盟成員能夠及早取得臺積電的 3DFabric 技術(shù)，使得他們能夠與臺積電同步開(kāi)發(fā)及優(yōu)化解決方案，也讓客戶(hù)在產(chǎn)品開(kāi)發(fā)方面處于領(lǐng)先地位，及早獲得從 EDA 及 IP 到 DCA / VCA、存儲、委外封裝測試（OSAT）、基板及測試的最高品質(zhì)與既有的解決方案及服務(wù)。這一聯(lián)盟是臺積電第六個(gè)開(kāi)放創(chuàng )新平臺（OIP）聯(lián)盟。

臺積電的 3DFabric 技術(shù)包括前段 3D 芯片堆疊或 TSMC-SoIC（系統整合芯片），以及包括 CoWoS 及 InFO 系列封裝技術(shù)的后端技術(shù)，其能夠實(shí)現更佳的效能、功耗、尺寸外觀(guān)及功能，達成系統級整合。

除了已經(jīng)量產(chǎn)的 CoWoS 及 InFO 之外，臺積電于 2022 年開(kāi)始生產(chǎn)系統整合芯片。臺積電目前在竹南擁有全球首座全自動(dòng)化 3DFabric 晶圓廠(chǎng)，其整合了先進(jìn)測試、臺積電的系統整合芯片及 InFO 操作，提供客戶(hù)最佳的靈活性，利用更好的生產(chǎn)周期時(shí)間與品質(zhì)管制來(lái)優(yōu)化封裝。

MDI 聯(lián)盟

無(wú)獨有偶，去年 6 月 27 日在第七屆三星晶圓代工論壇（SFF）上，三星宣布了最新的芯片制造工藝路線(xiàn)圖和業(yè)務(wù)戰略，并成立了多芯片集成（MDI）聯(lián)盟。目前，該聯(lián)盟中包括多家存儲、封裝基板和測試廠(chǎng)商在內的合作伙伴已增至 30 家。

MDI 聯(lián)盟主要針對的是 2.5D 及 3D 異構集成封裝技術(shù)，這一技術(shù)旨在將多個(gè)裸晶片，如 CPU、GPU、HBM（高帶寬存儲）等，整合到一個(gè)封裝中，以滿(mǎn)足高性能計算（HPC）領(lǐng)域日益增長(cháng)的需求。隨著(zhù)晶體管縮小尺度已接近極限，業(yè)界普遍認為，通過(guò)堆疊組合不同的小芯片是更高效的做法。因此，MDI 聯(lián)盟的建立和發(fā)展，對于三星電子在半導體封裝技術(shù)領(lǐng)域具有重要意義。

有業(yè)內人士評論稱(chēng)：「三星電子正在努力通過(guò)像 i-Cube 這樣的異構集成封裝技術(shù)來(lái)打破臺積電的市場(chǎng)優(yōu)勢，但臺積電的可靠性和技術(shù)實(shí)力不容小覷。三星代工只有通過(guò)接受像 MDI 聯(lián)盟這樣的開(kāi)放生態(tài)系統，才能迎頭趕上?！?/p>

CPU 和 GPU 在制造過(guò)程中采取不同的設計理念，盡管三星電子擁有將代工、HBM 和封裝作為「一站式」解決方案的優(yōu)勢，但仍需設計、后處理公司和 EDA 工具公司等的支持。

作為全球最大的代工芯片制造商，臺積電在先進(jìn)封裝技術(shù)方面一直處于領(lǐng)先地位。三星成立 MDI 聯(lián)盟，通過(guò)加強在 2.5D 和 3D 封裝技術(shù)領(lǐng)域的研發(fā)和應用，旨在縮小與臺積電在封裝技術(shù)方面的差距。通過(guò)與更多合作伙伴的緊密合作，三星可以共享技術(shù)資源、降低研發(fā)成本、加速產(chǎn)品上市時(shí)間。

先進(jìn)封裝漸成產(chǎn)業(yè)共識

2008 年，臺積電開(kāi)始布局先進(jìn)封裝，首先成立集成互連與封裝技術(shù)整合部門(mén)。2009 年開(kāi)始戰略布局三維集成電路系統整合平臺，在新竹、臺南、桃園、臺中建有 4 座先進(jìn)封測廠(chǎng)，這為其后續的先進(jìn)封裝技術(shù)發(fā)展奠定了基礎。

2010 年，臺積電開(kāi)始 2.5D Interposer 的研發(fā)。次年推出 2.5D Interposer 技術(shù) CoWoS（Chip on Wafer on Substrate）。第一代 CoWoS 采用 65 納米工藝，線(xiàn)寬可以達到 0.25 μm，實(shí)現 4 層布線(xiàn)，為 FPGA、GPU 等高性能產(chǎn)品的集成提供解決方案。賽靈思（Xilinx）型號為「Virtex-7 2000T FPGA」的產(chǎn)品是最具代表性的 CoWoS 產(chǎn)品之一。目前 CoWoS 已經(jīng)獲得賽靈思、英偉達、AMD、富士通、谷歌等高端 HPC 芯片訂單。

2019 年第三季 CoWoS 技術(shù)已經(jīng)擴展至 7 納米，能夠在尺寸達二倍光罩大小的硅基板（Silicon Interposer）上異質(zhì)整合多顆 7 納米系統單晶片與第二代高頻寬存儲器（High Bandwidth Memory 2，HBM2）。

2020 年，臺積電公布 3D Fabric 先進(jìn)封裝技術(shù)系列，包括 2D 和 3D 前端和后端互連技術(shù)。前端技術(shù) TSMC-SoIC（整合芯片系統）使用 3D 硅堆棧所需，包括 CoW 和 WoW 堆棧技術(shù)；后端工藝包括 CoWoS（Chip on Wafer on Substrate，晶圓基底封裝）和 InFO 系列的封裝技術(shù)。

臺積電的 CoWoS、InFO、SoIC 及其他封裝技術(shù)能對 10 納米或以下的制程進(jìn)行晶圓級的鍵合技術(shù)，極大地強化了臺積電在先進(jìn)工藝制程的競爭力。臺積電希望通過(guò)發(fā)揮異質(zhì)整合的優(yōu)勢，將系統中的晶體管數量提高 5 倍，甚至更多。2023 年，臺積電宣布先進(jìn)后端六廠(chǎng)（Advanced Backend Fab 6）正式啟用，采用 3DFabric 技術(shù)，為系統集成技術(shù)的量產(chǎn)做好準備。

在先進(jìn)封裝技術(shù)方面，三星也不甘落后，一直保持積極的研發(fā)態(tài)度。

2015 年失去蘋(píng)果訂單后，三星開(kāi)始加大在先進(jìn)封裝技術(shù)上的研發(fā)力度，特別是 FOPLP 技術(shù)。2018 年，FOPLP 技術(shù)實(shí)現商用，并成功應用于 Galaxy Watch 的處理器封裝應用中。

2018 年，三星電子的 3D 封裝技術(shù)「X-Cube」開(kāi)發(fā)完成。不同于以往多個(gè)芯片平行封裝，全新的 X-Cube3D 封裝允許多枚芯片堆疊封裝，使得成品芯片結構更加緊湊。而芯片之間的通信連接采用了 TSV 技術(shù)，而不是傳統的導線(xiàn)。據三星介紹，目前該技術(shù)已經(jīng)可以將 SRAM 存儲芯片堆疊到主芯片上方，以騰出更多的空間用于堆疊其他組件，目前該技術(shù)已經(jīng)可以用于 7nm 甚至 5nm 制程工藝的產(chǎn)品線(xiàn)，也就是說(shuō)離大規模投產(chǎn)已經(jīng)十分接近。

2020 年 8 月，三星宣布推出 3D 先進(jìn)封裝技術(shù)「X-Cube」。該技術(shù)基于 TSV 硅穿孔技術(shù)，可以將不同芯片垂直堆疊，釋放空間堆疊更多內存芯片。X-Cube 技術(shù)已經(jīng)可以用于 7nm 及 5nm 工藝，滿(mǎn)足 5G、AI、AR、VR、HPC 和移動(dòng)芯片等領(lǐng)域的性能要求。

2021 年 5 月，三星宣布其下一代 2.5D 封裝技術(shù)「I-Cube4」即將上市?！窱-Cube4」全稱(chēng)為「Interposer-Cube4」。作為一個(gè)三星的 2.5D 封裝技術(shù)品牌，它是使用硅中介層的方法，將多個(gè)芯片排列封裝在一個(gè)芯片上的新一代封裝技術(shù)。該技術(shù)集成 1 顆邏輯芯片和 4 顆高帶寬內存（HBM），大幅提升邏輯器件和內存之間的通信效率。盡管有專(zhuān)家指出該技術(shù)存在寄生參數缺陷及過(guò)薄等問(wèn)題，但三星仍在持續優(yōu)化和改進(jìn)。

此外，三星還在 2021 年還推出了其 2.5D 封裝解決方案 H-Cube。該方案通過(guò)整合兩種具有不同特點(diǎn)的基板，包括精細化的 ABF（Ajinomoto Build-up Film）基板以及 HDI（High Density Interconnection，高密度互連）基板，可以進(jìn)一步實(shí)現更大的 2.5D 封裝。

為了與臺積電競爭，三星計劃 2024 年推出先進(jìn) 3D 芯片封裝技術(shù) SAINT（Samsung Advanced Interconnection Technology，三星高級互連技術(shù)），能以更小尺寸的封裝，將 AI 芯片等高性能芯片的內存和處理器集成。三星 SAINT 將被用來(lái)制定各種不同的解決方案，可提供三種類(lèi)型的封裝技術(shù)。三星電子下代 3D 芯片堆疊技術(shù)的分支之一 SAINT-D 目前正處于概念驗證階段，即將以芯片形式推出，將實(shí)現 HBM 內存的垂直集成。

三星電子還計劃在 2027 年推出集成 CPO 共封裝光學(xué)模塊的全新一體化 AI 解決方案，旨在為客戶(hù)提供高速度低功耗的互聯(lián)選擇。

此外，三星還計劃整合其存儲芯片、代工和芯片封裝服務(wù)，為客戶(hù)提供一站式解決方案，以更快地制造他們的人工智能（AI）芯片，駕馭 AI 熱潮。

根據 http://Market.us 的數據，全球 Chiplet 市場(chǎng)規模預計將從 2023 年的 31 億美元增至 2033 年的 1070 億美元左右，2024 年至 2033 年的預測期間復合年增長(cháng)率為 42.5%。

越來(lái)越多的企業(yè)、研究機構及行業(yè)協(xié)會(huì )開(kāi)始重視先進(jìn)封裝技術(shù)的發(fā)展和應用。先進(jìn)封裝技術(shù)已成為推動(dòng)電子產(chǎn)業(yè)不斷向前發(fā)展的重要力量，其市場(chǎng)規?？焖僭鲩L(cháng)、產(chǎn)業(yè)共識逐漸形成、投資前景看好，都表明先進(jìn)封裝漸成產(chǎn)業(yè)共識。

晶圓廠(chǎng)爭做先進(jìn)封裝，「中道」概念火熱

在傳統封裝技術(shù)向先進(jìn)封裝演進(jìn)的過(guò)程中，曾有人提出「中道工藝」的概念，使傳統上前段晶圓制造工藝與后段封裝工藝的界線(xiàn)逐漸模糊。而臺積電將其封裝平臺「3DFabric」劃分為「前端」和「后端」封裝技術(shù)之后，這種劃分將進(jìn)一步打破晶圓制造與封裝的界線(xiàn)，對于原有設計、制造、封測的產(chǎn)業(yè)結構將產(chǎn)生新的影響。

近年來(lái)，隨著(zhù) AI 爆火，先進(jìn)封裝的崛起逐步成為業(yè)界共識。在算力需求與電路可容納晶體管數量雙雙接近極限之時(shí)，堆疊和組合不同的芯片便被認為是一種更具效率的芯片制造理念。先進(jìn)封裝技術(shù)是從最新芯片設計中榨取最大馬力的關(guān)鍵技術(shù)，對于芯片代工制造商爭奪業(yè)務(wù)至關(guān)重要。這也使得晶圓廠(chǎng)開(kāi)始介入先進(jìn)封裝技術(shù)。

作為 IDM 和晶圓代工大廠(chǎng)，英特爾也在積極布局 2.5D/3D 封裝，挑戰臺積電。

通過(guò)多年技術(shù)探索，英特爾相繼推出了 EMIB、Foveros 和 Co-EMIB 等多種先進(jìn)封裝技術(shù)，力圖通過(guò) 2.5D、3D 和埋入式等多種異構集成形式實(shí)現互連帶寬倍增與功耗減半的目標。

EMIB 是英特爾在 2.5D IC 上的嘗試，其全稱(chēng)是「Embedded Multi-Die Interconnect Bridge」。因為沒(méi)有引入額外的硅中介層，而是只在兩枚裸片邊緣連接處加入了一條硅橋接層（Silicon Bridge），并重新定制化裸片邊緣的 I/O 引腳以配合橋接標準。

2018 年 12 月，英特爾展示了名為「Foveros」的全新 3D 封裝技術(shù)，這是繼 2018 年英特爾推出突破性的 EMIB 封裝技術(shù)之后，英特爾在先進(jìn)封裝技術(shù)上的又一個(gè)飛躍。

2019 年，英特爾再次推出了一項新的封裝技術(shù) Co-EMIB，這是一個(gè)將 EMIB 和 Foveros 技術(shù)相結合的創(chuàng )新應用。它能夠讓兩個(gè)或多個(gè) Foveros 元件互連，并且基本達到單芯片的性能水準。

2020 年，英特爾展示了其在 3D 封裝技術(shù)領(lǐng)域中的新進(jìn)展，英特爾稱(chēng)其為「混合鍵合（Hybrid bonding）」技術(shù)，旨在替代傳統的「熱壓鍵合」技術(shù)，實(shí)現 10 微米及以下的凸點(diǎn)間距，提供更高的互連密度、帶寬和更低的功率。

今年上半年，國際投行大摩消息稱(chēng)，英偉達 GB200 采用的先進(jìn)封裝工藝將使用玻璃基板；此外，英特爾、三星、AMD、蘋(píng)果等大廠(chǎng)此前均表示將導入或探索玻璃基板芯片封裝技術(shù)。這一消息再次引爆先進(jìn)封裝市場(chǎng)。

臺積電目前已建成 6 家先進(jìn)封測廠(chǎng)。應眾多客戶(hù)要求，臺積電于 2023 年 Q2 開(kāi)始緊急為 CoWoS 購進(jìn)設備、配置產(chǎn)能。2023 年底臺積電 CoWoS 月產(chǎn)能約為 15000 片晶圓，追加設備進(jìn)駐后，月產(chǎn)能預計可達 20000 片以上，并逐季增加。

英特爾目前在美國奧勒岡州和新墨西哥州建成 2 座先進(jìn)封裝廠(chǎng)，2021 年 5 月宣布斥資 35 億美元擴充新墨西哥州先進(jìn)封裝產(chǎn)能。2023 年 8 月宣布在馬來(lái)西亞檳城建立先進(jìn)封裝新廠(chǎng)，預計 2024 年底到 2025 年完工投產(chǎn)，該廠(chǎng)將成為英特爾最大的 3D 先進(jìn)封裝基地。英特爾規劃 2025 年 3DFoveros 封裝產(chǎn)能達 2023 年水平的 4 倍。

三星 2023 年計劃在韓國天安廠(chǎng)區建立一條 HBM 所需的新封裝線(xiàn)，用于供應高性能芯片廠(chǎng)商，并計劃于 2024 年將 HBM 產(chǎn)能提升為當前的 2.5 倍。三星的 HBM3 已通過(guò)英偉達和 AMD 的質(zhì)量檢測，即將成為供應商。

英特爾、臺積電等為晶圓廠(chǎng)主要代表，其在前道制造環(huán)節經(jīng)驗更豐富，能深入發(fā)展需要刻蝕等前道步驟 TSV 技術(shù)，因而在 2.5D/3D 封裝技術(shù)方面較為領(lǐng)先。先進(jìn)封裝已成為半導體創(chuàng )新、增強功能、性能和成本效益的關(guān)鍵而其工藝偏向于前道工藝，使得晶圓代工廠(chǎng)與 IDM 廠(chǎng)商在該領(lǐng)域具有天然先發(fā)優(yōu)勢。目前，索尼、力成、德州儀器（TI）、SK 海力士、聯(lián)電等也積極布局先進(jìn)封裝產(chǎn)能，進(jìn)一步加劇先進(jìn)封裝市場(chǎng)競爭格局。