<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx

NEC Display Solutions 公司3D電影投影儀采用賽靈思 FPGA

  • ?  全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?(NASDAQ:XLNX)?)日前宣布NEC子公司NEC?Display?Solutions有限公司的三款DLP?數字影院投影儀產(chǎn)品,?均采用了賽靈思Virtex?-5?FPGA系列產(chǎn)品?! LP?數字影院投影儀符合美國數字影院計劃?(DCI1)?標準,擁有一系列優(yōu)異的高安全特性,能夠滿(mǎn)足各種不同輸入信號的要求。該系統能
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  DLP  

用賽靈思目標設計平臺輕松實(shí)現創(chuàng )新設計

  • ?  目標  演示設計人員利用賽靈思目標設計平臺如何輕松開(kāi)始下一項?FPGA?設計工作。該演示使用Spartan?-6?FPGA?SP601?評估套件展示客戶(hù)是如何之快:  1.?開(kāi)箱后,立即可以開(kāi)始設計工作?! ?.?評估功耗、資源和架構權衡?! ?.?重新利用并擴展參考設計?! ⊙菔疽幏丁 ?.?利用板診斷測試確認硬件功能?! ?.?實(shí)施基礎參考設計接口,演示如何通過(guò)簡(jiǎn)便易用的?GU
  • 關(guān)鍵字: Xilinx  Spartan  FPGA  SP601  

因特網(wǎng)視頻的解決方案(07-100)

  • ?  前言  VoIP為用戶(hù)提供了一個(gè)平臺,使用局域網(wǎng)IP協(xié)議在源和目的地之間傳送MPEG-2數據流,本設計使用UDP協(xié)議,這是一種無(wú)連接的協(xié)議,其優(yōu)點(diǎn)是它傳送的數據包與所使用的網(wǎng)絡(luò )技術(shù)無(wú)關(guān)。VoIP的用戶(hù)可以是學(xué)校、廣播站、網(wǎng)絡(luò )運行商、或網(wǎng)絡(luò )設備制造商?! oIP數據流由188字節或204字節數據包組成。數據的傳送是連續的,無(wú)方向性的,無(wú)需反饋或控制的反向通道。當數據流在物理鏈路時(shí)使用異步串行接口(ASI)方式。ASI數據流有不同的數據速率,但傳送的速率是恒定的,為270Mbps。它首先將同
  • 關(guān)鍵字: Xilinx  VOIP  ASI  GSRD  

推動(dòng)“可編程技術(shù)勢在必行”之趨勢

  • ?  二十五年以來(lái),賽靈思公司始終處于可編程邏輯革命的前沿,引領(lǐng)FPGA平臺技術(shù)的發(fā)明和不斷升級。?在此期間,FPGA所扮演的角色也從僅僅用于設計原型膠合邏輯發(fā)展到在眾多應用和市場(chǎng)中成為可替代ASIC和ASSP器件的高度靈活的解決方案?! τ谀切┫M诋斀駱O度不穩定的全球經(jīng)濟環(huán)境中成功競爭和生存的全球性系統廠(chǎng)商來(lái)說(shuō),賽靈思FPGA已經(jīng)成為從戰略上來(lái)說(shuō)非常關(guān)鍵的因素。對于賽靈思公司以及我們的客戶(hù)來(lái)說(shuō),曾經(jīng)的可編程革命已經(jīng)演化成“可編程必技術(shù)勢在必行”(programmable?
  • 關(guān)鍵字: xilinx  FPGA  目標設計平臺  

推動(dòng)“可編程技術(shù)勢在必行”之趨勢

  • ?  二十五年以來(lái),賽靈思公司始終處于可編程邏輯革命的前沿,引領(lǐng)FPGA平臺技術(shù)的發(fā)明和不斷升級。?在此期間,FPGA所扮演的角色也從僅僅用于設計原型膠合邏輯發(fā)展到在眾多應用和市場(chǎng)中成為可替代ASIC和ASSP器件的高度靈活的解決方案?! τ谀切┫M诋斀駱O度不穩定的全球經(jīng)濟環(huán)境中成功競爭和生存的全球性系統廠(chǎng)商來(lái)說(shuō),賽靈思FPGA已經(jīng)成為從戰略上來(lái)說(shuō)非常關(guān)鍵的因素。對于賽靈思公司以及我們的客戶(hù)來(lái)說(shuō),曾經(jīng)的可編程革命已經(jīng)演化成“可編程必技術(shù)勢在必行”(programmable?
  • 關(guān)鍵字: xilinx  FPGA  目標設計平臺  

書(shū)本+實(shí)踐=工程能力——訪(fǎng)Xilinx公司全球大學(xué)計劃高級總監Patrick Lysaght

  • ?  動(dòng)手是工程學(xué)生的天性  對學(xué)生來(lái)講,一方面要學(xué)知識,而知識學(xué)了不一定能夠學(xué)會(huì ),一旦用它才能真正掌握。這就好像你要學(xué)自行車(chē),絕不會(huì )通過(guò)讀一本書(shū)來(lái)學(xué)會(huì ),或者上課去學(xué)怎樣騎。同樣,如果你去學(xué)如何成為一個(gè)設計工程師,你也學(xué)不會(huì ),除非真正地去做它?! ±?,FPGA就是這樣一門(mén)獨特的技術(shù),能夠讓學(xué)生自己不僅僅是課堂上,還能在課間學(xué)習。在學(xué)校里,Patrick?Lysaght教的課程是學(xué)生愿意花費時(shí)間最多的課程,因為學(xué)生在里面獲得了很多樂(lè )趣和訓練,這其實(shí)就是建立工程師自信的過(guò)程。如果這個(gè)學(xué)生
  • 關(guān)鍵字: Xilinx  Patrick  Lysaght  

賽靈思展示下一代 LTE eNodeB目標設計平臺

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?(NASDAQ:?XLNX))日前在?2009?年移動(dòng)通信世界大會(huì )上發(fā)布產(chǎn)品發(fā)展藍圖——首款通用平臺推出,該平臺把可編程長(cháng)期演進(jìn)?(LTE)?基帶和無(wú)線(xiàn)電子系統的設計與開(kāi)發(fā)集成到了新一代無(wú)線(xiàn)?3G?和?4G?基站架構之中。這款模塊化目標設計平臺?(TDP)?提供了端對端?LTE&nbs
  • 關(guān)鍵字: Xilinx  LTE  eNodeB  TDP  

賽靈思與ARM公司共同宣布合作開(kāi)發(fā)計劃

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司與ARM公司宣布正式開(kāi)展合作,在賽靈思FPGA中應用ARM處理器與互聯(lián)技術(shù)。賽靈思公司目前已經(jīng)開(kāi)始采用ARM?Cortex處理器IP,利用性能優(yōu)化的ARM數字單元庫(cell?library)和嵌入式存儲器,為未來(lái)的可編程平臺提供支持。此外,兩家公司還共同對下一代ARM??AMBA?互聯(lián)技術(shù)進(jìn)行定義,以增強并優(yōu)化FPGA架構?! 纱蠊镜暮献?,?意味著(zhù)賽靈思致力于采用全線(xiàn)ARM技術(shù),并充分利用ARM處理器的巨
  • 關(guān)鍵字: Xilinx  FPGA  Cortex  IP  

賽靈思亞太聯(lián)盟計劃成員開(kāi)展目標設計平臺合作

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)聯(lián)盟計劃成員(APAC?Xilinx?Alliance?Program?Members),是賽靈思作為?FPGA行業(yè)領(lǐng)導廠(chǎng)商實(shí)施目標設計平臺戰略的關(guān)鍵。賽靈思目標設計平臺戰略致力于幫助客戶(hù)縮短在應用基礎架構上花費的時(shí)間,而把精力更多地集中在為其電子系統賦予獨特的設計價(jià)值。近期賽靈思亞太聯(lián)盟合作伙伴峰會(huì )活動(dòng)在深圳的成功舉辦,意味著(zhù)其亞太地區的設計服務(wù)提供
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標準

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標準,與前一代產(chǎn)品系列相比功耗降低50%,與競爭產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標準的聯(lián)盟成員的設計資源。這
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

賽靈思推出Virtex-6 FPGA系列滿(mǎn)足高帶寬和低功耗需求

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司日前宣布推出新一代旗艦產(chǎn)品--Virtex??高性能現場(chǎng)可編程門(mén)陣列(FPGA)系列產(chǎn)品,支持高性能、計算密集電子系統開(kāi)發(fā)人員在面對更短設計周期和更低開(kāi)發(fā)成本壓力的情況下設計出“更綠色”的產(chǎn)品。?新的Virtex-6?FPGA系列比前一代產(chǎn)品功耗降低多達50%,成本降低多達20%。該系列產(chǎn)品進(jìn)行了最合適的組合優(yōu)化,包括靈活性、硬內核IP、收發(fā)器功能以及開(kāi)發(fā)工具支持,?從而可以幫助客戶(hù)滿(mǎn)足市場(chǎng)需求,在追求更高帶寬
  • 關(guān)鍵字: xilinx  Virtex-6  FPGA  

賽靈思推出Spartan-6 FPGA系列

  • ?  在目前的經(jīng)濟環(huán)境下,電子廠(chǎng)商必須要做到“少投入,高產(chǎn)出”。鑒于此,全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?(NASDAQ:?XLNX))日前推出新一代低成本Spartan??現場(chǎng)可編程門(mén)陣列(FPGA)系列產(chǎn)品,可幫助設計小組實(shí)現這一目標。?新推出的Spartan-6?FPGA系列樣品現在即可提供。該系列產(chǎn)品在成本、性能和開(kāi)發(fā)工具方面實(shí)現了完美的平衡,可幫助為消費、汽車(chē)、監控、無(wú)線(xiàn)以及其它成本敏感型市場(chǎng)
  • 關(guān)鍵字: xilinx  Spartan-6  FPGA  

賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.)日前宣布,作為公司目標設計平臺最新一步的發(fā)展,賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件。目標設計平臺是賽靈思公司幫助開(kāi)發(fā)人員在FPGA?設計時(shí)專(zhuān)注于產(chǎn)品創(chuàng )新與差異化的創(chuàng )新理念。這些面向Virtex-6?和?Spartan-6?系列的開(kāi)發(fā)平臺可大幅縮短實(shí)現最佳系統性能所需的時(shí)間,同時(shí)還確保片上系統?(SoC)?開(kāi)發(fā)階段的低功耗水平。這些最新套件主要針對嵌入式處理
  • 關(guān)鍵字: Xilinx  開(kāi)發(fā)套件  Virtex  FPGA  

賽靈思目標設計平臺方案獲行業(yè)高度認可

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司日前宣布,在8月28日成都舉辦的“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”上,《中國電子報》把“2009?FPGA最佳產(chǎn)品獎”授予賽靈思目標設計平臺(Target?Design?Platform,?簡(jiǎn)稱(chēng)TDP),對該平臺在幫助客戶(hù)大幅縮短研發(fā)周期,輕松實(shí)現創(chuàng )新設計并大大增強客戶(hù)競爭力方面的突出優(yōu)勢,給予了充分的肯定?!  百愳`思公司推出的目標設計平臺,給FPGA產(chǎn)品賦予了新的內涵?!敝袊娮訄罂偩巹|先生表示,“FP
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  DSP  Spartan-6  

賽靈思兩項產(chǎn)品獲2009 EDN China創(chuàng )新獎提名

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)?今天宣布在中國電子業(yè)內權威雜志《電子設計技術(shù)》(EDN?China)正在舉辦的2009年度創(chuàng )新獎評選中,其40nm?高性能Virtex?-6?FPGA?系列與目標設計平臺從數百項報名產(chǎn)品中脫穎而出,雙雙獲得提名進(jìn)入最后入圍產(chǎn)品?!  百愳`思目標設計平臺獲得這一電子業(yè)界著(zhù)名獎項的提名,再一次充分證明電子業(yè)界越來(lái)越重視推動(dòng)FPGA進(jìn)入主流系統開(kāi)發(fā)的新方法
  • 關(guān)鍵字: Xilinx  Virtex  目標設計平臺  
共721條 19/49 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|

xilinx介紹

Xilinx ZYNQ技術(shù)中心 一、Xilinx公司介紹   Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統級功能的IP(Intellectual Property)核??蛻?hù)使用Xilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對器件進(jìn)行編程,從而完成特定的邏輯操作。Xilinx公司成立于 1984年,Xilinx首創(chuàng )了現場(chǎng)可編程邏輯陣列 [ 查看詳細 ]

相關(guān)主題

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>