<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx

Xilinx授予TSMC最佳供應商獎

  •   憑借優(yōu)秀的總體表現和對賽靈思業(yè)務(wù)的積極影響,臺積電公司榮膺了此項殊榮   All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應商賽靈思公司(Xilinx)宣布其將“最佳供應商獎”授予全球領(lǐng)先的半導體代工廠(chǎng)臺積電公司,以表彰其作為戰略合作伙伴和供應商所取得的卓越成就。賽靈思每年都會(huì )評選一家關(guān)鍵供應商并頒發(fā)此獎項,以答謝其對公司業(yè)務(wù)成功所做出的杰出貢獻與努力。   賽靈思公司全球運營(yíng)高級副總裁Raja Petrakian指出:“臺積電之所以能
  • 關(guān)鍵字: Xilinx  SoC  

認清CPLD和FPGA

  • CPLD和FPGA都是我們經(jīng)常會(huì )用到的器件。有的說(shuō)有配置芯片的是FPGA,沒(méi)有的是CPLD;有的說(shuō)邏輯資源多的是FPGA,少的是CPLD;有的直接就不做區分,把他們都叫做FPGA。那么兩者到底有什么區別呢?下面我們就以Altera公司的CPLD和FPGA為例來(lái)說(shuō)說(shuō)兩者的區別。
  • 關(guān)鍵字: CPLD  FPGA  邏輯陣列  LAB單元  Altera  Xilinx  

FPGA最小系統之:實(shí)例2 在Xilinx的FPGA開(kāi)發(fā)板上運行第一個(gè)FPGA程序

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: ISE7.1i  FPGA  Xilinx  FPGA最小系統  

玩轉FPGA必備基礎

  • 通過(guò)論壇里如火如荼的FPGA DIY活動(dòng)就能看出來(lái)FPGA必然是現今的技術(shù)熱點(diǎn)之一。無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門(mén)。網(wǎng)絡(luò )上各種開(kāi)發(fā)板、培訓班更是多如牛毛,仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉FPGA必須具備哪些基礎知識呢?下面我們慢慢道來(lái)。
  • 關(guān)鍵字: FPGA  HDL  Altera  Xilinx  DIY  

Xilinx在IPCE上展示All Programmable工業(yè)和嵌入式解決方案

  • All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))日前宣布將在即將于8月1日到3日舉行的2013 工業(yè)計算機及嵌入式系統展 (IPCE)上,針對工業(yè)及嵌入式應用展示其基于 Zynq-7000 All Programmable SoC的機器視覺(jué)和工業(yè)控制等六大系統級解決方案,以及相關(guān)生態(tài)系統支持。
  • 關(guān)鍵字: Xilinx  嵌入式  馬達控制  Zynq-7000  

架構創(chuàng )新持續提升FPGA的性能與功耗水準

  • 編者按:近日,All Programmable FPGA、SoC 和 3D IC 的領(lǐng)先企業(yè)賽靈思公司(Xilinx)宣布,延續 28nm工藝創(chuàng )新,投片可編程邏輯器件(PLD)行業(yè)首款20nm All Programmable器件;發(fā)布行業(yè)第一個(gè)ASIC級可編程架構UltraScale。這些發(fā)布的背景和意義是什么?
  • 關(guān)鍵字: Xilinx  FPGA  ASIC  201308  

Xilinx推出業(yè)內第一個(gè)PFM電機控制方案

  • 日前消費類(lèi)和低端工業(yè)電機控制設備市場(chǎng)主要采用的還是基于PWM算法的電機控制方案,而且主要基于mcu和DSP平臺,但這些用PWM算法實(shí)現的電機控制方案都有一個(gè)很大的不足,即PWM電機控制方案的輸出端波形有很多高值諧波,這就不可避免地帶來(lái)難以解決的EMI問(wèn)題,其次PWM電機控制方案還有能效不夠高和時(shí)延較長(cháng)的問(wèn)題。
  • 關(guān)鍵字: Xilinx  PFM  電機控制  

Xilinx UltraScale?:為您未來(lái)架構而打造的新一代架構

  • Xilinx UltraScale? 架構針對要求最嚴苛的應用,提供了前所未有的ASIC級的系統級集成和容量。
  • 關(guān)鍵字: Xilinx  UltraScale  ASIC  存儲器  

Xilinx與臺積公司合作采用16FinFET工藝

  •   聯(lián)手打造擁有最快上市最高性能優(yōu)勢的FPGA器件   賽靈思“FinFast”計劃年內測試芯片推出,首款產(chǎn)品明年面市   賽靈思公司和臺積公司公司今天共同宣布聯(lián)手推動(dòng)一項賽靈思稱(chēng)之為“FinFast”的專(zhuān)項計劃,采用臺積公司先進(jìn)的16納米FinFET (16FinFET)工藝打造擁有最快上市、最高性能優(yōu)勢的FPGA器件。雙方分別投入所需的資源組成一支專(zhuān)屬團隊,針對FinFET工藝和賽靈思UltraScale? 架構進(jìn)行最優(yōu)化?;诖隧椨媱?,16FinF
  • 關(guān)鍵字: Xilinx  16FinFET  工藝  

ADI公司舉辦2013設計峰會(huì )

  • Analog Devices, Inc.(NASDAQ:ADI)與Xilinx? Inc.和MathWorks Inc.將合作舉辦一系列面向模擬、混合信號和嵌入式系統工程師的設計會(huì )議。會(huì )議的主題是“Discuss. Design. Deliver.”,高性能模擬、現場(chǎng)可編程門(mén)陣列(FPGA)方面的專(zhuān)家將齊聚一堂,并結合建模工具展示完整的信號鏈和可供系統立即使用的解決方案,以應對復雜的設計挑戰。
  • 關(guān)鍵字: ADI  Xilinx  混合信號  

基于Xilinx FPGA的部分動(dòng)態(tài)可重構技術(shù)的信號解調系

  • 隨著(zhù)現代通信技術(shù)的迅速發(fā)展,信號的調制方式向多樣化發(fā)展,解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進(jìn)行實(shí)時(shí)解調,現在很多的解調關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀(guān),利用FPGA強大的
  • 關(guān)鍵字: Xilinx  FPGA  部分動(dòng)態(tài)可重構  信號解調系統    

Xilinx Smarter Vision解決方案:讓您擁有完美的視

  • 在過(guò)去30年,消費者目睹了電視廣播以及我們總體上訪(fǎng)問(wèn)媒體方式的巨大而又快速的轉變。如果您是從上個(gè)世紀70年代走過(guò)來(lái)的,你就可以看到電視從過(guò)去到現在有多么明顯的進(jìn)步。那時(shí)模擬廣播僅提供三個(gè)主要頻道,畫(huà)質(zhì)只相
  • 關(guān)鍵字: Smarter  Xilinx  Vision  方案    

Xilinx Zynq All Programmable SoC:Smarter Visi

  • 您是否見(jiàn)識過(guò)奧迪非凡的自動(dòng)泊車(chē)功能?在沒(méi)有駕駛員的情況下,轎車(chē)能自動(dòng)找到車(chē)位并泊車(chē)入位;或者,您是否使用Kinect控制器玩過(guò)Xbox 360游戲,或是剛剛咬下一口您從本地水果店購買(mǎi)的鮮香水果。如果是,那么您可以把自
  • 關(guān)鍵字: Programmable  Smarter  Xilinx  Vision    

基于Zed board的人體生理狀態(tài)監測系統設計與實(shí)現

  • 本文設計的系統主要研究了基于Zed board的人體生理狀態(tài)監測系統設計與實(shí)現?,F在體動(dòng)信號(Ballistocardiogram,BCG)與心電信號(Electrocardiogram,ECG)同步監測的系統還很少有,這樣的系統可以更加全面的監測心臟的活動(dòng)狀態(tài),使在家庭、辦公等環(huán)境下,長(cháng)時(shí)間實(shí)時(shí)監護和評估心臟功能變?yōu)榭赡?/li>
  • 關(guān)鍵字: Xilinx  心電信號  體動(dòng)信號  

基于Xilinx Spartan-6的高速接口設計

  • 隨著(zhù)網(wǎng)絡(luò )帶寬的不斷增加和數據率的不斷提高,單端互聯(lián)的方式由于噪聲等的影響已經(jīng)不能滿(mǎn)足設計的要求。在高速數據通信系統中,由于LVDS(低壓差分信號)有著(zhù)良好的抗干擾能力而被廣泛使用。然而由于許多MCU和DSP不支持LVDS標準的信號而使得接口設計復雜且難于調試。
  • 關(guān)鍵字: Xilinx  LVDS  Spartan-6  
共721條 26/49 |‹ « 24 25 26 27 28 29 30 31 32 33 » ›|

xilinx介紹

Xilinx ZYNQ技術(shù)中心 一、Xilinx公司介紹   Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統級功能的IP(Intellectual Property)核??蛻?hù)使用Xilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對器件進(jìn)行編程,從而完成特定的邏輯操作。Xilinx公司成立于 1984年,Xilinx首創(chuàng )了現場(chǎng)可編程邏輯陣列 [ 查看詳細 ]

相關(guān)主題

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>