<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx zynq

Xilinx擁抱軟件,擁抱云服務(wù)

  •   不久前,Xilinx在中國舉辦了首屆賽靈思開(kāi)發(fā)者大會(huì )(XDF, Xilinx Developer Forum)。在北京站,電子產(chǎn)品世界編輯獲悉,Xilinx開(kāi)發(fā)者正從以硬件為主,轉移到增加軟件開(kāi)發(fā)者及其他開(kāi)發(fā)者,預計未來(lái)五年用戶(hù)數將增加5倍,即從目前的5萬(wàn)人增加到25萬(wàn)人,并且在云服務(wù)方面下足了功夫,提出了FaaS(FPGA即服務(wù))理念?! ≌掌?Xilinx三位高管出席了XDF北京新聞發(fā)布會(huì )。從左至右:Xilinx戰略市場(chǎng)開(kāi)發(fā)總監Andy Walsh,IP及軟
  • 關(guān)鍵字: Xilinx  FPGA  

基于DS89C450的Xilinx PROM在系統編程設計

  • 基于DS89C450的Xilinx PROM在系統編程設計-基于查找表技術(shù)的FPGA在應用時(shí)需要外置一個(gè)非易失性存儲器來(lái)存儲配置數據。如何方便靈活地對一個(gè)系統中多片FPGA的配置數據進(jìn)行升級是本文討論的問(wèn)題
  • 關(guān)鍵字: DS89C450  Xilinx  

聊一聊FPGA低功耗設計的那些事兒

  • 聊一聊FPGA低功耗設計的那些事兒-以下是筆者一些關(guān)于FPGA功耗估計和如何進(jìn)行低功耗設計的知識。
  • 關(guān)鍵字: FPGA  Xilinx  

透過(guò)設計實(shí)例揭秘FPGA電源的N個(gè)考慮事項

  • 透過(guò)設計實(shí)例揭秘FPGA電源的N個(gè)考慮事項-本文分析了針對FPGA的電源要求,提供了關(guān)于如何將其放在PCB上和放在什么位置的指導,并通過(guò)一個(gè)設計示例讓讀者熟悉設計步驟,設計當中FPGA所在的系統由12 V總線(xiàn)供電,這是來(lái)自市電供電SMPS的主輸出。
  • 關(guān)鍵字: FPGA電源  PCB  Altera  Xilinx  FPGA  

基于FPGA的系統促進(jìn)提高電機控制性能

  • 基于FPGA的系統促進(jìn)提高電機控制性能-電機在各種工業(yè)、汽車(chē)和商業(yè)領(lǐng)域應用廣泛。電機由驅動(dòng)器控制,驅動(dòng)器通過(guò)改變輸入功率來(lái)控制其轉矩、速度和位置。高性能電機驅動(dòng)器可以提高效率,實(shí)現更快速、更精確的控制。高級電機控制系統集控制算法、工業(yè)網(wǎng)絡(luò )和用戶(hù)接口于一體,因此需要更多處理能力來(lái)實(shí)時(shí)執行所有任務(wù)?,F代電機控制系統通常利用多芯片架構來(lái)實(shí)現:數字信號處理器(DSP)執行電機控制算法,FPGA 實(shí)現高速I(mǎi)/O 和網(wǎng)絡(luò )協(xié)議,微處理器處理執行控制。
  • 關(guān)鍵字: FPGA  電機控制  DSP  Zynq  

FPGA實(shí)戰開(kāi)發(fā)技巧(12)

  • FPGA實(shí)戰開(kāi)發(fā)技巧(12)-在大規模設計的調試應該按照和設計理念相反的順序,從底層測試,主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。
  • 關(guān)鍵字: FPGA  Xilinx  

FPGA開(kāi)發(fā)要掌握的六大基礎知識(3)

  • FPGA開(kāi)發(fā)要掌握的六大基礎知識(3)-Xilinx FPGA開(kāi)發(fā)軟件為ISE.現在其版本更新比較快,大家現在常用的版本都在ISE12.1了。
  • 關(guān)鍵字: FPGA  賽靈思  Xilinx  

system generator入門(mén)筆記

  • system generator入門(mén)筆記-System Generator是Xilinx公司進(jìn)行數字信號處理開(kāi)發(fā)的一種設計工具,它通過(guò)將Xilinx開(kāi)發(fā)的一些模塊嵌入到Simulink的庫中,可以在Simulink中進(jìn)行定點(diǎn)仿真,可是設置定點(diǎn)信號的類(lèi)型,這樣就可以比較定點(diǎn)仿真與浮點(diǎn)仿真的區別。并且可以生成HDL文件,或者網(wǎng)表,可以再I(mǎi)SE中進(jìn)行調用。
  • 關(guān)鍵字: Xilinx  賽靈思  Simulink  

在FPGA開(kāi)發(fā)中盡量避免全局復位的使用?(1)

  • 在FPGA開(kāi)發(fā)中盡量避免全局復位的使用?(1)-最近幾天讀了Xilinx網(wǎng)站上一個(gè)很有意思的白皮書(shū)(white paper,wp272.pdf),名字叫《Get Smart About Reset:Think Local, Not Global》,在此分享一下心得,包括以前設計中很少注意到的一些細節。
  • 關(guān)鍵字: Xilinx  賽靈思  

如何使用腳本對Xilinx FPGA編程

  • 如何使用腳本對Xilinx FPGA編程-最近在做一個(gè)GUI的項目,想試著(zhù)用FPGA實(shí)現一個(gè)簡(jiǎn)單的GUI。硬件基本模塊和整個(gè)硬件系統已經(jīng)完成設計,但是軟件程序上還處在調試階段,由于程序比較大,FPGA內部的BRAM已經(jīng)完全不夠用了,只能將運行的程序放到DDR DRAM中
  • 關(guān)鍵字: GUI  FPGA  Xilinx  

裸機AMP(非對稱(chēng)多進(jìn)程處理模式)

  • 裸機AMP(非對稱(chēng)多進(jìn)程處理模式)-在上一篇博客中,我們已經(jīng)將Zynq SoC啟動(dòng)并運行起來(lái),在A(yíng)MP(非對稱(chēng)多進(jìn)程處理)模式下使用了兩個(gè)ARM Cortex-A9 MPCore處理器,然而因為上一篇博客已經(jīng)相當長(cháng)了,我沒(méi)有詳細的介紹軟件方面的工程細節。
  • 關(guān)鍵字: AMP  Zynq  SoC  

在Zynq SoC上實(shí)現雙核非對稱(chēng)的多進(jìn)程處理模式

  • 在Zynq SoC上實(shí)現雙核非對稱(chēng)的多進(jìn)程處理模式-在我的上一篇博客中我介紹了利用Zynq SoC上的兩個(gè)ARM Cortex-A9 MPCore處理器執行不同的任務(wù)程序,實(shí)現非對稱(chēng)的多進(jìn)程處理模式的概念。
  • 關(guān)鍵字: Zynq  SoC  ARM  

7 50T 入門(mén)級FPGA評估套件上手評測

  • 7 50T 入門(mén)級FPGA評估套件上手評測-FPGA即現場(chǎng)可編程門(mén)陣列,屬于可編程邏輯器件的一種。隨著(zhù)工藝的進(jìn)步和EDA設計工具的不斷發(fā)展,FPGA的門(mén)檻(學(xué)習成本和價(jià)格成本)也越來(lái)越低,目前已經(jīng)成為實(shí)現數字系統的主流平臺之一。
  • 關(guān)鍵字: FPGA  可編程邏輯  Xilinx  

參考時(shí)鐘對SERDES性能的影響

  • 參考時(shí)鐘對SERDES性能的影響-我們知道,SERDES對參考時(shí)鐘有嚴格的相位噪聲性能要求。通常,SERDES供應商會(huì )根據其SERDES采用的PLL以及CDR架構特點(diǎn),以及性能數據,提出對參考時(shí)鐘的相位噪聲的具體要求。
  • 關(guān)鍵字: SERDES  參考時(shí)鐘  XILINX  

詳細解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)

  • 詳細解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動(dòng)文件的生成和注意事項,包括只用片上RAM(OCM)和使用DDR3兩種情況。 JTAG方式 JTAG方式是調試中最常用的方式,在SDK中 在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口 首次打開(kāi)左邊窗口中Xilinx C/C++ application(GDB)下沒(méi)有子項,這時(shí)雙擊Xilinx C/C++ application(GD
  • 關(guān)鍵字: Xilinx  RAM  
共795條 5/53 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

xilinx zynq介紹

您好,目前還沒(méi)有人創(chuàng )建詞條xilinx zynq!
歡迎您創(chuàng )建該詞條,闡述對xilinx zynq的理解,并與今后在此搜索xilinx zynq的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>