<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 透過(guò)設計實(shí)例揭秘FPGA電源的N個(gè)考慮事項

透過(guò)設計實(shí)例揭秘FPGA電源的N個(gè)考慮事項

作者: 時(shí)間:2017-10-21 來(lái)源:網(wǎng)絡(luò ) 收藏

  引言

本文引用地址:http://dyxdggzs.com/article/201710/367234.htm

  是一種提供許多邏輯單元和其他功能(如收發(fā)器、PLL和用于復雜處理任務(wù)的MAC單元)的器件。現在變得非常強大,有效地為它們供電是設計的一個(gè)重要方面,這一點(diǎn)常常被低估。

  本文分析了針對的電源要求,提供了關(guān)于如何將其放在上和放在什么位置的指導,并通過(guò)一個(gè)設計示例讓讀者熟悉設計步驟,設計當中FPGA所在的系統由12 V總線(xiàn)供電,這是來(lái)自市電供電SMPS的主輸出。

  功耗估算器和電壓要求

  FPGA設計的一個(gè)重要方面是確定所需電壓要求和每個(gè)電壓軌的電流要求。各大FPGA廠(chǎng)商都提供了綜合性計算器來(lái)幫助確定這些要求,考慮因素包括器件工作頻率、所用門(mén)電路數量以及門(mén)電路的切換率。例如,提供了PowerPlay Early Power Estimator,提供了XPower Analyzer。

  表1包含器件需要的一些典型電壓軌,分為三個(gè)核心電壓:I/O電壓、收發(fā)器電壓和輔助電壓。

  POL和配電系統

  核心電壓較低的FPGA需要高電流、高精度和最小紋波。為實(shí)現這一目標,去耦電容器的位置應當盡量鄰近FPGA,使去耦通路中的ESR和ESL最小。

  另一種合適做法是將POL穩壓器放在盡量鄰近器件的位置,但不影響FPGA的輸入和輸出路徑。更高的工作頻率和控制、驅動(dòng)器與MOSFET和集成度有助于實(shí)現緊湊的布局。小解決方案占位面積允許將穩壓器放在FPGA的近旁,從而改善穩壓器瞬態(tài)響應。圖1提供了來(lái)自Vishay microBUCK產(chǎn)品的一種3 A穩壓器示例。

  

  圖1: 階躍響應為SiP12107。VIN = 5 V,VOUT = 1.2,Fsw = 2 MHz;20 kHz時(shí)條件下負載階躍 = 0 - 3 A;L = 330 nH,CIN = 22 μF,COUT = 22 μF;黃色 = VOUT,藍色 = 電流。

  從圖中可以看出,在22 μF (0805) 最小輸入和輸出電容時(shí),階躍響應為37 mV Pk-Pk(負載還有一些電容)。

  穩壓器使用電流模式恒定導通時(shí)間 (CM-COT) 拓撲結構,且不需要通過(guò)外部紋波抑制來(lái)提供穩定性。這可以幫助降低元件數量和提供優(yōu)異的瞬態(tài)響應。

  選擇合適的穩壓器

  在選擇穩壓器時(shí),首要選擇標準之一是所要求的輸入工作電壓。其次應當檢查電流要求。在最終備選器件名單確定后,再對一些特性進(jìn)行檢查,如工作頻率范圍、低電流模式省電量等,這樣設計人員就能確定最適合應用的器件。

  多家開(kāi)關(guān)穩壓器供應商現在都提供在線(xiàn)仿真工具來(lái)輔助電源設計。例如,Vishay穩壓器有PowerCAD在線(xiàn)仿真工具支持。在使用上述方法分析了可選器件之后,在線(xiàn)仿真工具可讓用戶(hù)快速完成設計(參見(jiàn)圖2的仿真電路原理圖)。這個(gè)步驟完成后,接著(zhù)可以檢查工作波形,如啟動(dòng)、階躍響應及穩態(tài)工作,以了解電流和電壓幅值。該仿真器的特性還包括高效率、所有元件損耗的細分類(lèi)目以及BOM生成器。

  

  圖2:Vishay PowerCAD軟件仿真電路原理圖

  初始設計過(guò)程示例

  我們以選擇時(shí)鐘速度為362 MHz的Cyclone IV EP4CGX75為例。

  1.使用PowerPlay確定每個(gè)電源軌的電流要求。在此例中,我們只對輸出端具有最差情況負載時(shí)的FPGA供電進(jìn)行分析。表2列出了從早期估算器軟件得到的設計技術(shù)規格。

  表2:來(lái)自 PowerPlay的設計技術(shù)規格

  2.現在可以選擇器件。從表2可以看出,器件的核心電壓在電流為5 A時(shí)是1.2 V。另外還有來(lái)自這個(gè)電壓軌的另一個(gè)1 A要求,使得來(lái)自該電壓軌的總電流要求為6 A。實(shí)際上,其他兩個(gè)電壓也是這樣,并且導致圖3所示的電源架構。

  

  圖3:示例解決方案

  3.運行Vishay PowerCAD仿真器,得到表3中的結果。

  

  這些仿真與最終設計在效率方面的差異不超過(guò)1%。雖然它們不能取代詳盡的設計過(guò)程,但有助于設計人員在費時(shí)費力完成硬件設計任務(wù)前快速了解可能得到的結果。

  作者:Owain Bryant,Vishay Siliconix產(chǎn)品應用工程師

  ——本文選自電子發(fā)燒友網(wǎng)09月技術(shù)特刊《智能工業(yè)特刊》,轉載請注明出處,違者必究!



關(guān)鍵詞: FPGA電源 PCB Altera Xilinx FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>