<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于FPGA的數字下變頻的工作理念分析

  •  近年來(lái),軟件無(wú)線(xiàn)電已經(jīng)成為通信領(lǐng)域一個(gè)新的發(fā)展方向,數字下變頻技術(shù)(Digital Down Converter-DDC)是軟件無(wú)線(xiàn)電的核心技術(shù)之一,也是計算量最大的部分?;贔PGA的DDC設計一
  • 關(guān)鍵字: DSP  DDC  FPGA  濾波器  

基于FPGA流水線(xiàn)分布式算法的FIR濾波器的實(shí)現

  • 提出了一種采用現場(chǎng)可編程門(mén)陣列器件(FPGA)并利用窗函數法實(shí)現線(xiàn)性FIR數字濾波器的設計方案,并以一個(gè)十六階低通FIR數字濾波器電路的實(shí)現為例說(shuō)明了利用Xilinx公司的Virtex-E系列芯片的設計過(guò)程。
  • 關(guān)鍵字: FIR濾波器  窗函數  FPGA  

基于FPGA的TD-LTE系統上行同步的實(shí)現

  • 基于最大似然 (ML)估計算法,改進(jìn)并利用FPGA實(shí)現了一種適用于TD-LTE系統的上行同步算法。主要介紹了如何利用FPGA實(shí)現ML算法。并以Virtex-5芯片為硬件平臺,進(jìn)行了仿真、綜合、板級驗證、聯(lián)機驗證等工作。結果表明,該同步算法應用到TD-LTE系統具有良好的穩定性和可行性。
  • 關(guān)鍵字: TD-LTE  Virtex-5  FPGA  

基于FPGA的以太網(wǎng)音頻廣播系統,軟硬件協(xié)同

  • 傳統的廣播系統從傳送音頻信號到廣播點(diǎn),都須鋪設專(zhuān)門(mén)的線(xiàn)路且傳送的事模擬音頻信號,模擬音頻信號抗干擾能力弱,長(cháng)距離的信號傳輸勢必造成信號的衰減,很難保證聲音質(zhì)量。同時(shí)為了對廣播的方式進(jìn)行控制,控制信號必須通過(guò)另外的控制線(xiàn)來(lái)傳送,布線(xiàn)復雜,成本高,施工及維修困難。
  • 關(guān)鍵字: 以太網(wǎng)  音頻廣播系統  FPGA  實(shí)時(shí)UDP傳輸  

基于FPGA的LCD顯示的遠程更新設計實(shí)現

  • 本設計“基于FPGA的LCD顯示的遠程更新”作為遠程視頻監視系統的監控終端設備,伴隨著(zhù)視頻監控系統的發(fā)展而發(fā)展。近年來(lái),中國視頻監控市場(chǎng)受平安城市建設,北京奧運會(huì )、上海世博會(huì )、廣州亞運會(huì )、深圳大運會(huì )等安保項目以及各行業(yè)視頻監控需求快速增長(cháng)等因素的刺激和拉動(dòng),取得了超常規快速發(fā)展,整體市場(chǎng)規模迅速擴大。
  • 關(guān)鍵字: LCD顯示  遠程更新  FPGA  FTP協(xié)議  

基于FPGA+DSP+ARM的數據傳送總線(xiàn)變換器設計

  • 介紹了基于FPGA+DSP+ARM的數據傳送總線(xiàn)變換器的整體設計及ARM、DSP和FPGA的器件選型,詳細描述了ARM與DSP、DSP與FPGA的接口電路設計,給出了系統軟件結構設計,詳細描述了HPI驅動(dòng)程序的實(shí)現過(guò)程。
  • 關(guān)鍵字: 總線(xiàn)變換器  ARM  FPGA  

基于FPGA的說(shuō)話(huà)人識別系統,包含原理圖、源代碼

  • 隨著(zhù)網(wǎng)絡(luò )信息化技術(shù)的迅猛發(fā)展,身份驗證的數字化、隱性化、便捷化顯得越來(lái)越重要。語(yǔ)言作為人類(lèi)的自然屬性之一,說(shuō)話(huà)人語(yǔ)言具有各自的生物特征,這使得通過(guò)語(yǔ)音分析進(jìn)行說(shuō)話(huà)人識別(Speaker Recognition, RS)成為可能。
  • 關(guān)鍵字: 語(yǔ)音識別系統  matlab  FPGA  最小距離算法  

基于FPGA的運動(dòng)鞋專(zhuān)用數據發(fā)送芯片及競走電子裁判的設計與實(shí)現

  • 我們以電子競技裁判為切入點(diǎn),將該特性普及化、應用于生活運動(dòng)領(lǐng)域。本設計在每個(gè)競走運動(dòng)員的鞋子上都安裝加速度傳感器,在競走過(guò)程中,將采集到的加速度數據通過(guò)射頻發(fā)送給基于FPGA芯片設計的電子裁判,把復雜的算法、數據處理交給FPGA芯片完成,讓電子裁判進(jìn)行判斷。
  • 關(guān)鍵字: 加速度傳感器  射頻芯片  FPGA  PCI控制器  電子裁判  

利用FPGA實(shí)現無(wú)線(xiàn)分布式采集系統設計

  • 在無(wú)線(xiàn)分布式采集系統設計中,采用了基于卷積編碼、Viterbi譯碼的編碼和互為備份的雙通道傳輸方案,利用了FPGA內豐富的邏輯資源以及存儲資源,實(shí)現了數據的遠距離同步可靠傳輸。
  • 關(guān)鍵字: 無(wú)線(xiàn)分布  Viterbi  FPGA  采集系統  卷積編碼  

FPGA入門(mén)基礎與項目實(shí)踐,拿下FPGA,輕松簡(jiǎn)單!

  • 著(zhù)眼于目前發(fā)展火熱的FPGA技術(shù),它需要工程師們熟練地掌握設計工具,深刻理解FPGA的內在結構及靈活運用設計語(yǔ)言,從而能夠有效地完成復雜的設計任務(wù)。在此總結了FPGA基礎教程與項目實(shí)踐,希望各位網(wǎng)友看后能舉一反三,完成從入門(mén)到精通的技術(shù)飛躍。
  • 關(guān)鍵字: PCB  數字示波器  FPGA  STM32  最小系統  

基于FPGA的多路CameraLink數據的WDM光傳輸

  • 本系統是基于FPGA的多路CameraLink數據的單光纖傳輸設計,由于FPGA的開(kāi)發(fā)成本低廉,升級方便所以成為該系統設計的選擇。
  • 關(guān)鍵字: CameraLink  多路  FPGA  WDM  光傳輸  

基于NETFPGA的可重構科學(xué)計算平臺

  • 本項目的研究目標是探索和建立圖形化數學(xué)算法向硬件轉換的理論方法,研究開(kāi)發(fā)數學(xué)算法向硬件邏輯轉換的工具,與科學(xué)計算軟件相結合建立起基于FPGA陣列的科學(xué)計算平臺原型。研究目標結構流程如下:
  • 關(guān)鍵字: 可重構  科學(xué)計算平臺  FPGA  NET  

基于FPGA的RS(255,239)編譯碼器設計

  • RS(Reed-Solomon)編碼是一種具有較強糾錯能力的多進(jìn)制BCH編碼,其既可糾正隨機錯誤,又可糾正突發(fā)錯誤。RS編譯碼器廣泛應用于通信和存儲系統,為解決高速存儲器中數據可靠性的問(wèn)題,文中提出了RS編碼的實(shí)現方法,并對編碼進(jìn)行了時(shí)序仿真。仿真結果表明,該譯碼器可實(shí)現良好的糾錯功能。
  • 關(guān)鍵字: 編譯碼器  寄存器  RS  FPGA  

基于多級SE網(wǎng)絡(luò )和混沌加密原理的FPGA設計與實(shí)現

  • :提出了混沌加密算法為基礎核心,并結合多級Shuffle-Exchange網(wǎng)絡(luò )設計并實(shí)現一個(gè)高效的加密系統。在解決多條輸入數據通道因復用要求而造成訪(fǎng)問(wèn)沖突的問(wèn)題后,提高加密模塊冗余度,實(shí)現系統吞吐能力的提升和最佳配置需求。
  • 關(guān)鍵字: 混沌加密  多級SE網(wǎng)絡(luò )  FPGA  Shuffle-Exchange  

基于FPGA的實(shí)時(shí)金融指數行情并行計算

  • 本項目的研究成果除股票交易的并行加速模型與系統設計外,還包括對股票交易系統其它業(yè)務(wù)處理的硬件加速論證方案,根據計算任務(wù)特點(diǎn)不同,給出合理的硬件加速平臺建設方案,股票指數實(shí)時(shí)更新只是其中的一個(gè)應用場(chǎng)景。
  • 關(guān)鍵字: 實(shí)時(shí)金融指數  并行計算  FPGA  PCI-Express  突發(fā)傳輸模式  
共6799條 88/454 |‹ « 86 87 88 89 90 91 92 93 94 95 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>