一種基于VC＋＋程序的FPGA重配置方案設計

引言

隨著(zhù)大規模集成電路的快速發(fā)展，系統設計已從傳統的追求大規模、高密度逐漸轉向提高資源利用率，使有限的資源可以實(shí)現更大規模的邏輯設計。利用現場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn)，通過(guò)重新下載存儲于存儲器的不同系統數據，從而實(shí)現不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是硬件設計者根據需求設計生成配置數據流，然后通過(guò)專(zhuān)用配置芯片對FPGA進(jìn)行配置，例如通過(guò)下載電纜將配置數據流存儲到FPGA配置存儲芯片中，該方法的整個(gè)過(guò)程需要芯片廠(chǎng)商的專(zhuān)用軟件參與。因此，該配置方法對依賴(lài)下載電纜，適合于產(chǎn)品研制過(guò)程中下載配置操作，且有一定的局限性，不適用對產(chǎn)品應用中的系統升級或系統重構。

結合對FPGA重配置方案的軟硬件設計，本文通過(guò)PC機并通過(guò)總線(xiàn)(如PCI總線(xiàn))將配置數據流下載到硬件功能模塊的有關(guān)配置芯片，從而完成配置FPGA的全過(guò)程。該方法的軟件部分基于Visual C++的開(kāi)發(fā)環(huán)境，并用C++語(yǔ)言開(kāi)發(fā)動(dòng)態(tài)連接庫，以用于軟件設計應用程序部分的調用。文中詳述了上層用戶(hù)對配置文件的處理、調用動(dòng)態(tài)連接庫中的發(fā)送函數、將配置數據流發(fā)送給硬件的軟件設計過(guò)程，并通過(guò)建立用戶(hù)與硬件的握手聯(lián)系，來(lái)提高配置數據的傳輸率。

1 FPGA的可重配置硬件方案

本文給出的設計方案將FPGA的配置程序文件看作一個(gè)“對象”，邏輯設計者先將所要完成的工作程序生成這樣的一個(gè)“對象”，然后由上位機通過(guò)某種通訊接口模塊及邏輯控制模塊，將其下傳到FPGA的配置芯片中來(lái)完成FPGA器件的重新配置，即通過(guò)對FPGA邏輯的重配置來(lái)完成系統的重構或升級。邏輯設計者最終通過(guò)上位機用戶(hù)界面的簡(jiǎn)單操作，即可完成硬件功能模塊的工作方式重構，其可重配置的系統硬件結構框圖如圖1所示。

圖1中借用原系統DSP處理器的控制功能來(lái)完成上位機控制命令及下載數據的接收，上位機與系統之間采用PCI總線(xiàn)接口。上位機命令由DSP處理器進(jìn)行解析，并隨后發(fā)送到配置芯片控制器中，配置芯片控制器可由CPLD器件構成，它的編程采用EEPROM或FLASH技術(shù)，且無(wú)需外部存儲器芯片。

在設計中，上位機通過(guò)PCI總線(xiàn)建立通信并發(fā)送配置命令及數據至DSP，DSP以串行方式通知配置芯片控制器發(fā)送控制命令以及要進(jìn)行配置的數據包，同時(shí)，配置芯片控制器在解析命令后，還應執行相應的操作，并完成FPGA配置芯片所需的下載時(shí)序及配置數據。配置芯片的數據下載過(guò)程稱(chēng)為編程操作，編程完成后，再啟動(dòng)配置操作，即可進(jìn)行FPGA從配置芯片讀取新的系統配置程序過(guò)程。與常用的FPGA配置方法相比較，本文所采用的FPGA可重構設計的硬件結構更加簡(jiǎn)單，用戶(hù)操作也更加方便，而且在對FPGA的配置芯片寫(xiě)入配置程序數據的時(shí)候，并不會(huì )影響到FPGA的繼續工作，系統重構的時(shí)隙也更小。

DSP控制程序一般采用中斷等待的設計思想，處理器上電啟動(dòng)后，首先對自身的工作方式進(jìn)行設置，然后對系統各個(gè)功能模塊進(jìn)行初始化操作，使其工作在一個(gè)確定的已知狀態(tài)下。之后，在完成系統的初始化以后，DSP程序進(jìn)入空閑等待狀態(tài)，直到標志著(zhù)上層命令已送達控制邏輯的中斷信號有效，程序再從空閑等待狀態(tài)進(jìn)入中斷服務(wù)程序，然后判斷是系統配置命令，還是其他工作命令。若接收到配置命令，則進(jìn)入串口中斷服務(wù)程序，隨后判斷配置命令的類(lèi)別，并進(jìn)入相應的子函數程序，包括配置模式、用戶(hù)模式、擦除、擦除延時(shí)、寫(xiě)數據等多個(gè)子函數。配置模式是指系統通過(guò)發(fā)送控制命令來(lái)獲取FPGA配置芯片的數據信號線(xiàn)、時(shí)鐘信號線(xiàn)以及片選信號線(xiàn)的控制權，從而進(jìn)行讀寫(xiě)操作。調用配置模式子函數后，發(fā)送不同的命令控制字，便可以選擇配置不同的配置器件。

本系統中的邏輯電路平臺由2片Altra公司FPGA芯片構成，其對應的配置芯片分別為EPCS16和EPCS1器件，設計中，可以分別為這兩片配置芯片設置各自的32位控制字。用戶(hù)模式子函數可在系統對EPCS配置芯片的寫(xiě)數據操作完成后，通過(guò)系統發(fā)送控制命令來(lái)釋放配置芯片EPCS的數據信號線(xiàn)、時(shí)鐘信號線(xiàn)以及片選信號線(xiàn)的控制權，這樣，FPGA將恢復到用戶(hù)所設置的工作模式。

2 可重配置軟件方案

用戶(hù)發(fā)送配置數據流到EPCS對FPGA進(jìn)行配置的結構圖如圖2所示，其中PC機部分為上位機配置控制的用戶(hù)軟件宿主。配置控制軟件主要包括用戶(hù)應用程序(Win32應用程序)、儀器驅動(dòng)程序、總線(xiàn)驅動(dòng)程序三部分，總線(xiàn)驅動(dòng)位于整個(gè)軟件系統的最底層，可通過(guò)硬件抽象層(HAL)直接與硬件進(jìn)行交流。儀器驅動(dòng)位于總線(xiàn)驅動(dòng)和用戶(hù)應用程序之間。它對上可為屏蔽底層工作細節提供應用程序調用的接口函數，對下則可發(fā)送命令或接收數據。用戶(hù)應用程序則位于軟件結構的最上層，可通過(guò)調用儀器驅動(dòng)程序，間接地與底層進(jìn)行交互。其結構圖如圖3所示。

Windows XP操作系統中的驅動(dòng)程序開(kāi)發(fā)主要是基于Win32模式驅動(dòng)程序，即基于WDM(Win32 Driver Model)。在WDM驅動(dòng)模型中，每個(gè)硬件設備至少有兩個(gè)驅動(dòng)程序：總線(xiàn)驅動(dòng)程序和功能驅動(dòng)程序。其中總線(xiàn)驅動(dòng)程序由Windows提供，需要考慮的是負責實(shí)現PCI設備邏輯功能的功能驅動(dòng)程序。所以，驅動(dòng)程序分為以動(dòng)態(tài)鏈接庫形式的儀器驅動(dòng)程序和以WDM格式的底層的接口驅動(dòng)程序。前者用于實(shí)現對目標硬件的操作，即下載配置數據流對FPGA的配置；后者則可實(shí)現資源分配、接口管理及數據的控制傳輸。

3配置數據分析

本設計中的應用軟件所要下載的配置數據流是由硬件設計者根據需求提供的，是以二進(jìn)制形式存儲的.rpd文件?？梢愿鶕煌腇PGA來(lái)選擇不同的外圍存儲芯片(如EPCS1，EPCS16)，從而生成不同大小的配置數據流。由于軟件設計中，每次下發(fā)的數據一定，所以，由數據流的大小就能決定循環(huán)發(fā)送數據的次數。

由于硬件設計者提供的.rod文件中的數據并不是原始的配置數據，而是所要配置的數據經(jīng)過(guò)反轉生成的新的配置數據流，所以，要先將.rpd中的數據反轉處理后再發(fā)送給硬件。通過(guò)用戶(hù)界面可以二進(jìn)制的形式打開(kāi).rod文件并讀數，將配置數據流以單字節的形式暫存在一數組中，然后對數據進(jìn)行反轉處理。數組中每個(gè)單字節數據的反轉過(guò)程為：unsigned char strl=DE，反轉后為strl=7B，定義無(wú)符號char型變量bi(i為小于8的整數)，可由下面的轉換完成：

由此可以得到：strl=7B。對反轉處理生成的單字節數據經(jīng)過(guò)組合處理后，最終便可得到對FPGA進(jìn)行配置所需要的數據流。

4儀器驅動(dòng)函數的設計

根據硬件設計，儀器驅動(dòng)需將配置數據以長(cháng)整型的形式發(fā)送，即32位。因為配置數據的長(cháng)度為16位，所以發(fā)送數據時(shí)，每次要傳兩個(gè)數，高16位和低16位分別放一個(gè)數。當應用程序打開(kāi).rpd文件時(shí)，應將其中配置數據流保存在數組ww[f]中，而反轉處理后得到的數據依然放在數組ww[f]中并覆蓋原來(lái)的數據，然后根據公式(1)進(jìn)行組合處理，以得到最終要發(fā)送的32位數據并保存在長(cháng)整型數組comdata[f]中。數組comdata[j]中的每個(gè)數據實(shí)際上包含兩個(gè)配置數據，第一個(gè)數放在高16位，第二個(gè)數放在低16位，依次類(lèi)推。確定好數據后，便可以調用動(dòng)態(tài)連接庫中的發(fā)送數據函數并發(fā)送給硬件。

comdata[j]=(ww[i]24)∣(ww[i+1]16)∣(ww[i+2]8)∣ww[i+3](1)

應用程序可以通過(guò)DeviceI／OControl ( )函數和WDM進(jìn)行通信，DeviceI／OControl ( )既可以讀數據，也可以寫(xiě)數據，常用于數據量較小的情況下。在軟件設計中，發(fā)送配置數據可通過(guò)調用DeviceI／OControl()完成。根據硬件要求，每次可下發(fā)1022個(gè)配置數據到cyclone (即循環(huán)發(fā)LONG型數據511次)，然后由cyclone給DSP一個(gè)中斷信號，DSP接到中斷信號后，即進(jìn)入中斷程序，開(kāi)始接收配置數據。當應用程序調用發(fā)送數據函數時(shí)，可先確定要發(fā)送的配置數據大小，再計算發(fā)送的次數。為了盡可能的減小發(fā)送時(shí)間，有效完成數據的發(fā)送與配置，應在軟件設計中建立與底層硬件的握手聯(lián)系。用戶(hù)每發(fā)送1022個(gè)數據便進(jìn)入等待狀態(tài)，在等待期間，DSP可把接收到的數據轉化為EPCS所需要的配置數據流。當DSP處理完這段數據后，就給上層用戶(hù)發(fā)送一個(gè)握手信號，用戶(hù)接收到握手信號，便進(jìn)入下一個(gè)1022的發(fā)送，如果最后一次發(fā)送的數據不夠1022個(gè)，則用0xFFFF補足1022個(gè)數據，如此循環(huán)處理，直到數據發(fā)送完畢。發(fā)送完畢后，再給硬件繼續發(fā)送一個(gè)配置命令，DSP接到該命令后，又開(kāi)始對cyclone進(jìn)行配置，從而完成整個(gè)配置過(guò)程。圖4和圖5分別是配置數據和發(fā)送數據的軟件工作流程。

圖6為上位機配置控制界面，圖中給出了2片配置芯片的配置過(guò)程，這是采用Visual C++和NIMeasurement Studio聯(lián)合編程方式的標準用戶(hù)界面。其中Visual C++提供了友好的界面及用戶(hù)熟悉的Windows風(fēng)格界面，并可以調用CVI中提供的控件庫和庫函數。

5 結束語(yǔ)

本文給出了一種基于VC++程序的FPGA可重配置的實(shí)現方案，該方案在配置過(guò)程中，用戶(hù)可以通過(guò)調用自己的邏輯配置文件和程序來(lái)完成處理轉換，并控制下載，從而實(shí)現用戶(hù)系統的FPGA在系統編程。該方法可有效提高系統配置的效率，并為產(chǎn)品的升級、重構，以及用戶(hù)產(chǎn)品二次開(kāi)發(fā)提供了良好手段。此外，借助互聯(lián)網(wǎng)技術(shù)，本設計還可以支持遠程下載功能。

發(fā)布者：小宇