<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

XILINX 推出下一代 VIRTEX FPGA

  • 新系列通過(guò)為高性能 DSP、嵌入式和串行連接性應用領(lǐng)域提供功能強大的系統級解決方案,進(jìn)一步推動(dòng) FPGA 進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場(chǎng) 在Globalpress 2006 全球電子峰會(huì )上,可編程邏輯解決方案全球領(lǐng)先供應商及 FPGA 發(fā)明廠(chǎng)商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
  • 關(guān)鍵字: VIRTEX  FPGA  XILINX  模擬技術(shù)  

XILINX推出下一代 VIRTEX FPGA

  • 新系列通過(guò)為高性能 DSP、嵌入式和串行連接性應用領(lǐng)域提供功能強大的系統級解決方案,進(jìn)一步推動(dòng) FPGA 進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場(chǎng) 在Globalpress 2006 全球電子峰會(huì )上,可編程邏輯解決方案全球領(lǐng)先供應商及 FPGA 發(fā)明廠(chǎng)商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
  • 關(guān)鍵字: FPGA  VIRTEX  XILINX  模擬技術(shù)  

利用APTIX MP3C和Spartan-IIE FPGA實(shí)現數據系統的

  • 隨著(zhù)數字電路設計的規模及復雜程度的提高,對其進(jìn)行測試試驗證所花費的時(shí)間和費用也隨之提高,所以減少測試驗證成本是當前數字電路設計的關(guān)鍵。
  • 關(guān)鍵字: Spartan-IIE  APTIX  MP3C  FPGA    

基于FPGA的高級數據加密AES中的字節替換設計

  • 介紹AES中的字節替換算法原理并闡述基于FPGA的設計和實(shí)現。為了提高系統工作速度,在設計中應用了流水線(xiàn)技術(shù)。
  • 關(guān)鍵字: FPGA  AES  數據加密  字節    

XILINX面向智能手機推出可編程演示平臺

  •       賽靈思公司近日宣布推出一款創(chuàng )新的演示平臺,可展示可編程器件在快速增長(cháng)和發(fā)展的智能手機領(lǐng)域中的優(yōu)勢。該平臺整合了基于賽靈思 CoolRunner™-II CPLD 系列的子卡,可演示一種經(jīng)過(guò)驗證的方法,該方法通過(guò)整合新特性和提供協(xié)處理功能,可比現有設計方法更快地推出先進(jìn)手機特性,并同時(shí)滿(mǎn)足消費市場(chǎng)苛刻的功耗、尺寸和成本要求。       
  • 關(guān)鍵字: XILINX  可編程  演示平臺  智能手機  

XILINX與TED推出數字顯示器開(kāi)發(fā)平臺

  •   東京電子器件有限公司 (TED) 與賽靈思公司宣布推出一款可實(shí)現領(lǐng)先的顯示器應用(如平板電視機監視器和顯示器、背投電視機和數字投影儀)的高效設計和驗證的開(kāi)發(fā)平臺。聯(lián)合開(kāi)發(fā)的 Spartan™-3E 顯示器解決方案開(kāi)發(fā)板利用Xilinx® Spartan-3E FPGA 的性能和低成本優(yōu)勢為面向豐富特性的顯示器應用提供了第一個(gè)完全可編程的開(kāi)發(fā)平臺。該解決方案平臺采用快速轉換原型開(kāi)發(fā)板的形式,提供開(kāi)發(fā)全功能顯示器產(chǎn)品
  • 關(guān)鍵字: TED  XILINX  開(kāi)發(fā)平臺  數字顯示器  

Altium一體化設計消除FPGA到PCB障礙

  •       Altium宣布Altium 公司的最新一體化電子產(chǎn)品開(kāi)發(fā)系統Altium Designer 6.0 極大地增強了FPGA-PCB 協(xié)同設計的能力,工程師可以充分利用FPGA 作為系統平臺,而且簡(jiǎn)化大型FPGA 與物理PCB 平臺的集成。       雖然人們早就認識到了FPGA 給邏輯
  • 關(guān)鍵字: Altium  FPGA  PCB  PCB  電路板  

XILINX收購ACCELCHIP目標DSP20億市場(chǎng)

  •       賽靈思公司宣布已收購用于構建數字信號處理 (DSP) 系統的 MATLAB® 綜合軟件工具的供應商 AccelChip 公司。AccelChip® DSP 綜合工具和 DSP 算法知識產(chǎn)權 (IP) 庫將作為賽靈思® XtremeDSP™ 解決方案的一部分,該解
  • 關(guān)鍵字: ACCELCHIP  dsp  XILINX  市場(chǎng)  

XILINX發(fā)布免費設計套件WebPACK 8.1i版

  • 賽靈思公司 (NASDAQ:XLNX) 近日宣布推出該公司可免費*下載的開(kāi)發(fā)系統ISE WebPACK™的最新版本ISE WebPACK™ 8.1i。新版本現在包含了 ISE Foundation 的所有特性,對嵌入式、DSP 和實(shí)時(shí)調試設計流程提供完全支持。8.1i 版本還提供了對業(yè)界最低成本 FPGA 器件 Spartan™-3E&nbs
  • 關(guān)鍵字: 8.1i版  WebPACK  XILINX  免費設計套件  

BittWare用FPGA實(shí)現I/O開(kāi)關(guān)量大于5Gbps

  •   BittWare是混合(DSP和FPGA)電路板級方案供應商,日前該公司采用ADI的TigerSHARC及Altera的FPGA技術(shù),推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構)、I/O切換和處理器件。   ATLANTiS采用FPGA實(shí)現,便于板外I/O通訊路由和處理,允許系統設計師們設置并動(dòng)態(tài)連接。所有輸入和輸出均通過(guò)ATLANTiS進(jìn)行路由,每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設及板載F
  • 關(guān)鍵字: 5Gbps  BittWare  FPGA  I/O  

XILINX收購ACCELCHIP目標DSP市場(chǎng)

  •      賽靈思公司宣布已收購用于構建數字信號處理 (DSP) 系統的 MATLAB® 綜合軟件工具的供應商 AccelChip 公司。AccelChip® DSP 綜合工具和 DSP 算法知識產(chǎn)權 (IP) 庫將作為賽靈思® XtremeDSP™ 解決方案的一部分,該解決方案包括&
  • 關(guān)鍵字: ACCELCHIP  DSP  XILINX  市場(chǎng)  收購  

用FPGA控制CLC5958型A/D轉換器實(shí)現的高速PCI數據采集卡

  • 詳細介紹CLC5958的內部結構和基本用法,提出一種基于FPGA和PCI總線(xiàn)的高速數據采集卡設計方案,并通過(guò)仿真驗證了該方案的可行性。
  • 關(guān)鍵字: 高速  PCI  數據采集  實(shí)現  轉換器  控制  CLC5958  A/D  FPGA  

XILINX與東京電子推出可編程開(kāi)發(fā)平臺

  • 基于 Spartan-3E FPGA 的平臺可以讓開(kāi)發(fā)者快速設計和驗證范圍廣范的顯示器產(chǎn)品 東京電子器件有限公司 (TED) 與賽靈思公司 (NASDAQ:XLNX) 近日宣布推出一款可實(shí)現領(lǐng)先的顯示器應用(如平板電視機監視器和顯示器、背投電視機和數字投影儀)的高效設計和驗證的開(kāi)發(fā)平臺。聯(lián)合開(kāi)發(fā)的 Spartan™-3E 顯示器解決方案開(kāi)發(fā)板利用Xilinx® Spartan-3E&nb
  • 關(guān)鍵字: XILINX  東京電子  可編程開(kāi)發(fā)平臺  

SENSIO推出基于XILINX 3D視頻處理器

  •     雙方擴展合作,利用賽靈思 90nm 可編程平臺的靈活性和低成本優(yōu)勢增強 3D 娛樂(lè )體驗     賽靈思公司 (NASDAQ: XLNX) 與 SENSIO 3D 立體感處理器制造商 SENSIO 公司近日宣布將繼續開(kāi)展雙方已保持六年的合作。該合作已使雙方開(kāi)發(fā)出突破性的 3D 視頻處理技術(shù)。作
  • 關(guān)鍵字: 3D  SENSIO  XILINX  視頻處理器  

XILINX 推出可編程 EXPRESSCARD 解決方案

  • 賽靈思低成本 Spartan-3E FPGA 與飛利浦 PCI Express PHY 結合,開(kāi)發(fā)面向移動(dòng)和桌面電腦的高帶寬串行 PCI Express 接口 賽靈思公司近日宣布推出業(yè)界首個(gè)可編程 ExpressCard 應用,它由飛利浦 PX1011A PCI Express PHY 和 PDD 2016 
  • 關(guān)鍵字: EXPRESSCARD  XILINX  解決方案  
共6758條 441/451 |‹ « 439 440 441 442 443 444 445 446 447 448 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>