<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

XILINX VIRTEX系列產(chǎn)品累計營(yíng)收逾30億美元

  • 全球領(lǐng)先的可編程邏輯供應商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布其Virtex FPGA系列產(chǎn)品的累計營(yíng)收達到創(chuàng )紀錄的30億美元。依靠其業(yè)界領(lǐng)先的器件邏輯容量、性能和成本效率,Xilinx® Virtex FPGA產(chǎn)品是全球設計人員的首選。隨著(zhù)FPGA架構的不斷演化,賽靈思Virtex FPGA產(chǎn)品自1997年推出以來(lái)應用范圍不斷擴展,已經(jīng)成為業(yè)界第一的平臺FPGA解決方案。目前的90nm Virtex-4多平臺FPGA系列有三個(gè)針對領(lǐng)域而優(yōu)化的
  • 關(guān)鍵字: Xilinx  

XILINX VIRTEX系列產(chǎn)品累計營(yíng)收逾30億美元

  • 全球領(lǐng)先的可編程邏輯供應商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布其Virtex FPGA系列產(chǎn)品的累計營(yíng)收達到創(chuàng )紀錄的30億美元。依靠其業(yè)界領(lǐng)先的器件邏輯容量、性能和成本效率,Xilinx® Virtex FPGA產(chǎn)品是全球設計人員的首選。隨著(zhù)FPGA架構的不斷演化,賽靈思Virtex FPGA產(chǎn)品自1997年推出以來(lái)應用范圍不斷擴展,已經(jīng)成為業(yè)界第一的平臺FPGA解決方案。目前的90nm Virtex-4多平臺FPGA系列有三個(gè)針對領(lǐng)域而優(yōu)化的
  • 關(guān)鍵字: XILINX  

賽靈思FPGA采用MicroBlaze處理器方案

  • 賽靈思公司(Xilinx)日前宣布在Virtex II-Pro FPGA器件中采用的MicroBlaze處理器解決方案, MicroBlaze處理器內核是針對FPGA器件而優(yōu)化的功能強大的標準32位RISC處理器。運行速度高達150MHz。 此外,賽靈思公司還提供了豐富的外設庫(有超過(guò)200種IP內核)、參考設計、開(kāi)發(fā)板、內部和第三方提供的工具,并支持廣泛使用的操作系統,包括MontaVista Linux、Wind River VxWorks、QNX Neutrino。www.xilinx.com
  • 關(guān)鍵字: Xilinx  

Xilinx推出ISE 6.2i 版

  • 賽靈思公司(Xilinx)宣布推出的集成軟件環(huán)境(ISE)6.2i版,增加了許多針對高速設計的新特性和增強功能,并無(wú)縫地集成到 ISE 的易于使用、“按鈕”式設計方法中。支持所有前沿的賽靈思產(chǎn)品系列,從而為客戶(hù)提供了一種完全的、強大的軟件套裝、芯片和服務(wù)解決方案。www.xilinx.com
  • 關(guān)鍵字: Xilinx  

Altera推出具有突破性體系的Stratix II系列FPGA

  • FPGA已在數據通信、電信、無(wú)線(xiàn)通信、消費類(lèi)產(chǎn)品、醫療、工業(yè)和軍事等各應用領(lǐng)域當中占據重要地位。由于芯片開(kāi)發(fā)成本不斷攀升,以及對更高性能的不斷追求,繼0.18mm和0.13mm之后,業(yè)界越來(lái)越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進(jìn)入該領(lǐng)域,Altera也是其重要的倡導者。近期,Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創(chuàng )新的自適應FPGA體系,即自適應邏輯模塊(ALM),這使其在單個(gè)器件中具有雙倍多的邏輯容量,比第一代Stratix器件速度快50%,效
  • 關(guān)鍵字: Altera  FPGA  

MC33289在汽車(chē)防抱死制動(dòng)系統中的應用

  • 摘   要:MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅動(dòng)器。本文將其應用在汽車(chē)防抱死制動(dòng)系統(ABS)中 ,通過(guò)CPU和FPGA的設計,實(shí)現在驅動(dòng)電磁閥的同時(shí)對電磁閥及整個(gè)驅動(dòng)部分進(jìn)行靜態(tài)和動(dòng)態(tài)檢測的功能。關(guān)鍵詞:MC33289;防抱死制動(dòng)系統(ABS);FPGA MC33289性能MC33289是Motorola公司推出的高端驅動(dòng)芯片,主要應用在汽車(chē)和工業(yè)領(lǐng)域驅動(dòng)電磁閥等典型的感性負載。此器件在同一表貼封裝中包含兩個(gè)功率輸出開(kāi)關(guān),每個(gè)開(kāi)關(guān)由一個(gè)
  • 關(guān)鍵字: FPGA  MC33289  防抱死制動(dòng)系統(ABS)  

高速大容量數據采集板卡的SDRAM控制器設計

  • 摘  要:本文對高速、高精度大容量數據采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論,詳細介紹了基于FPGA的SDRAM控制器的設計、命令組合以及設計仿真時(shí)序,并將該技術(shù)應用于基于PCI總線(xiàn)的100MHz單通道 AD9432高速大容量數據采集板卡,最后給出了板卡測試結果。關(guān)鍵詞:SDRAM;FPGA;AD9432 引言高速數據采集具有系統數據吞吐率高的特點(diǎn),要求系統在短時(shí)間內能夠傳輸并存儲采集結果。因此,采集數據的快速存儲能力和容量是制約加快系統速度和容許采集時(shí)間的主要因素之一。通常用于數據采
  • 關(guān)鍵字: AD9432  FPGA  SDRAM  存儲器  

I2C總線(xiàn)控制器的VHDL設計及實(shí)現

  • 摘    要:本文用VHDL設計了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線(xiàn)控制器,介紹了詳細的設計思路和在FPGA中的實(shí)現,并給出了在嵌入式系統設計中的使用方法。關(guān)鍵詞:I2C總線(xiàn);VHDL;FPGA 引言I2C總線(xiàn)以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數字系統中獲得了廣泛的應用。尤其在嵌入式系統中,I2C總線(xiàn)被普遍用來(lái)連接CPU/MCU和外圍器件。I2C總線(xiàn)規范經(jīng)過(guò)十幾年的實(shí)踐,發(fā)展了多層標準。從傳輸速率上劃分,有標準模式(100Kbit/s),快速模式(400Kbit/s),高速模式(3
  • 關(guān)鍵字: FPGA  I2C總線(xiàn)  VHDL  

將處理器集成入FPGA的整合之道

  • 引言現有的FPGA設計策略只是將FPGA看作一個(gè)單個(gè)元件,且需要依靠HDL輸入(HDL capture)和仿真的手段來(lái)進(jìn)行元件設計和驗證。而在將處理器集成入FPGA,試圖在可編程部件中成就一個(gè)完全內嵌的系統時(shí),其所呈現出的復雜性是現有方法無(wú)法有效解決的。若想對嵌入到FPGA中基于處理器的整個(gè)數字系統進(jìn)行輸入、運行及調試,工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設計工具,在一個(gè)集成化的FPGA執行環(huán)境中協(xié)調工作的理想設計平臺。本文概述了開(kāi)發(fā)這種系統所必須面對的各種設計挑戰,并講解了Altium公司的最新電子
  • 關(guān)鍵字: FPGA  

CPLD在合成孔徑雷達目標模擬視頻板設計中的應用

  • 摘  要:本文介紹了一種合成孔徑雷達目標模擬視頻板卡的設計實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開(kāi)發(fā)系統實(shí)現。由于采用該器件,簡(jiǎn)化了電路設計,減小了設備體積,同時(shí)也使設備的可靠性和設計的靈活性大大提高。關(guān)鍵詞:合成孔徑雷達;FPGA/CPLD;PCI接口;乒乓結構引言合成孔徑雷達(Synthetic Aperture Radar,簡(jiǎn)稱(chēng)SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎,以高速數字處理和精確運動(dòng)補償為前提條件的高分辨率成像雷達。對于合成孔徑雷達成像處
  • 關(guān)鍵字: FPGA/CPLD  PCI接口  合成孔徑雷達  乒乓結構  

基于FPGA的神經(jīng)元自適應PID控制器設計

  • 摘    要:本文提出了一種用FPGA實(shí)現神經(jīng)元自適應PID控制器的方案,采用modelsim 5.6d進(jìn)行仿真驗證并在Synplify Pro 7.1平臺上進(jìn)行綜合,結果表明該方案具有運算速度快、精度高和易于實(shí)現的特點(diǎn)。關(guān)鍵詞:神經(jīng)元;PID;FPGA;BP神經(jīng)網(wǎng)絡(luò )引言迄今為止,PID控制器因其具有結構簡(jiǎn)單、容易實(shí)現等特點(diǎn),仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線(xiàn)性和時(shí)變特性時(shí),傳統的PID 控制器往往難以獲得滿(mǎn)意的控制效果。神經(jīng)網(wǎng)絡(luò )以其強大
  • 關(guān)鍵字: BP神經(jīng)網(wǎng)絡(luò )  FPGA  PID  神經(jīng)元  

基于FPGA的專(zhuān)用信號處理器設計和實(shí)現

  • 摘 要:本文介紹基于FPGA、用VHDL語(yǔ)言編程實(shí)現矢量脫靶量測量專(zhuān)用信號處理器的方法。有效利用FPGA片內硬件資源,無(wú)需外圍電路,高度集成,實(shí)現了對復數數據進(jìn)行去直流、加窗、512點(diǎn)FFT和求模平方運算。 關(guān)鍵詞:512點(diǎn)FFT;FPGA;蝶形運算 前言矢量脫靶量測量系統中,信號處理電路模塊的主要任務(wù)是完成目標檢測、數據存儲以及給其它單元控制信號。系統所進(jìn)行的目標檢測需要計算信號的功率譜,所以先要對采集到的多通道(8路)數據按512點(diǎn)為一幀,作FFT處理,得到其頻譜。為了監測接收機工作狀態(tài),需要在頻域
  • 關(guān)鍵字: 512點(diǎn)FFT  FPGA  蝶形運算  

Xilinx公司推出高度模塊化的ASMBL架構

  • 隨著(zhù)FPGA不斷滲透和占領(lǐng)越來(lái)越大的ASIC和ASSP市場(chǎng)份額,賽靈思公司(Xilinx)近期推出了革命性新架構—ASMBL架構(面向應用的組合模塊架構)。該架構以一個(gè)硅硬件子系統模塊化框架為核心,支持快速且經(jīng)濟地推出多種面向特定領(lǐng)域的、具有最佳特性和功能組合的FPGA平臺??蛻?hù)在選擇器件時(shí)將擁有更大的自由。高度模塊化的ASMBL架構利用了先進(jìn)的倒裝片封裝技術(shù),避免了與傳統芯片設計相關(guān)的幾何布局約束,如I/O數量和器件構造陣列大小之間的硬相關(guān)性。通過(guò)允許電源和地布署在芯片的任意位置,ASMBL架構還解決了
  • 關(guān)鍵字: Xilinx  模塊  

一種基于FPGA的直接序列擴頻基帶處理器

  • 摘    要:本文設計實(shí)現了一種基于FPGA的直接序列擴頻基帶處理器,并闡述了其基本原理和設計方案。關(guān)鍵詞:擴頻;FPGA;數字匹配濾波器;基帶處理器引言擴頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實(shí)現碼分多址等許多優(yōu)點(diǎn),已成為無(wú)線(xiàn)通信物理層的主要通信手段。本文設計開(kāi)發(fā)了一種基于直接序列擴頻技術(shù)(DS-SS)的基帶處理器。直接序列擴頻通信直接序列擴頻通信系統原理框圖如圖1所示。該處理器由FPGA芯片,完成圖1中兩虛線(xiàn)框所示的基帶信號處理部分。擴頻方式為11位bar
  • 關(guān)鍵字: FPGA  基帶處理器  擴頻  數字匹配濾波器  

用FPGA技術(shù)實(shí)現某新型通信設備中PCM碼流處理

  • 摘    要:本文根據FPGA器件的特點(diǎn),介紹了應用FPGA設計某通信設備中PCM碼流處理模塊的一種方案。并就設計中遇到的問(wèn)題進(jìn)行了分析。關(guān)鍵詞:FPGA;RAM引言由于FPGA器件可實(shí)現所有數字電路功能 ,具有結構靈活、設計周期短、硬件密度高和性能好等優(yōu)點(diǎn),在高速信號處理領(lǐng)域顯示出愈來(lái)愈重要的作用。本文研究了基于FPGA技術(shù)對PCM碼流進(jìn)行處理的實(shí)現方法。變換后的數據寫(xiě)入RAM,與DSP配合可完成復雜的信號處理功能。設計方案某新型通信設備中,在完成調度功能的板子上,需要進(jìn)行
  • 關(guān)鍵字: FPGA  RAM  存儲器  
共6758條 444/451 |‹ « 442 443 444 445 446 447 448 449 450 451 »

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>