EEPW首頁(yè) >>
主題列表 >>
xilinx fpga
xilinx fpga 文章 進(jìn)入xilinx fpga技術(shù)社區
DSP和FPGA在圖像傳輸系統中的應用和實(shí)現
- 摘 要：本文重點(diǎn)介紹基于DSP和FPGA、采用中頻數字化方法，以及QPSK擴頻調制技術(shù)來(lái)實(shí)現圖像的無(wú)線(xiàn)傳輸。對擴頻通信系統的同步問(wèn)題提出了一種實(shí)現方法，并給出了部分實(shí)驗結果。關(guān)鍵詞：圖像傳輸；擴頻通信；同步；FPGA；DSP 視頻通信是目前計算機和通信領(lǐng)域的一個(gè)熱點(diǎn)。而無(wú)線(xiàn)擴頻與有線(xiàn)相比,有其固有的優(yōu)越性，如聯(lián)網(wǎng)方便、費用低廉等。所以開(kāi)發(fā)無(wú)線(xiàn)擴頻實(shí)時(shí)圖像傳輸系統有很高的實(shí)用價(jià)值。 系統設計在短距離通信中，通?？梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
- 關(guān)鍵字： DSP FPGA 擴頻通信 同步 圖像傳輸
頻分分路中高速FFT的實(shí)現
- 摘 要：本文介紹了多相陣列FFT在星上多載波數字化分路中的應用，并針對星上處理的實(shí)時(shí)高速處理要求，提出了一種FFT的實(shí)現方案，并用一片FPGA芯片驗證了其正確性和可行性。關(guān)鍵詞：FFT；FPGA；頻分分路 多載波信號的數字化分路是衛星通信星上處理技術(shù)的關(guān)鍵技術(shù)之一，數字化分路技術(shù)主要有并行濾波器組分路、樹(shù)形濾波器組分路和多相陣列FFT分路三種。在通道數較多時(shí)，多相陣列FFT有效地使用了抽取技術(shù)，且FFT算法具有很高的計算效率，本文所討論的就是該方法中FFT的實(shí)現。
- 關(guān)鍵字： FFT FPGA 頻分分路
基于FPGA的可編程定時(shí)器/計數器8253的設計與實(shí)現
- 摘 要：本文介紹了可編程定時(shí)器/計數器8253的基本功能，以及一種用VHDL語(yǔ)言設計可編程定時(shí)器/計數器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實(shí)現。關(guān)鍵詞：FPGA；IP；VHDL 引言在工程上及控制系統中，常常要求有一些實(shí)時(shí)時(shí)鐘，以實(shí)現定時(shí)或延時(shí)控制，如定時(shí)中斷，定時(shí)檢測，定時(shí)掃描等，還要求有計數器能對外部事件計數。要實(shí)現定時(shí)或延時(shí)控制，有三種主要方法：軟件定時(shí)、不可編程的硬件定時(shí)、可編程的硬件定時(shí)器。其中可編
- 關(guān)鍵字： FPGA IP VHDL
256級灰度LED點(diǎn)陣屏顯示原理及基于FPGA的電路設計
- 摘 要：本文提出了一種LED點(diǎn)陣屏實(shí)現256級灰度顯示的新方法。詳細分析了其工作原理。并依據其原理，設計出了基于FPGA 的控制電路。關(guān)鍵詞：256級灰度；LED點(diǎn)陣屏；FPGA；電路設計 引言256級灰度LED點(diǎn)陣屏在很多領(lǐng)域越來(lái)越顯示出其廣闊的應用前景，本文提出一種新的控制方式，即逐位分時(shí)控制方式。隨著(zhù)大規?？删幊踢壿嬈骷某霈F，由純硬件完成的高速、復雜控制成為可能。 逐位分時(shí)點(diǎn)亮工作原理所謂逐位分時(shí)點(diǎn)亮，即從一個(gè)字節數據中依次提取出一位數據，分8次點(diǎn)亮對應的像
- 關(guān)鍵字： 256級灰度 FPGA LED點(diǎn)陣屏 電路設計 發(fā)光二極管 LED
一種高效的復信號處理芯片設計
- 摘 要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數據，依次完成去直流、加窗、512點(diǎn)FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點(diǎn)FFT和求功率譜復用一個(gè)蝶形單元。本芯片由單片FPGA實(shí)現，計算精度高、速度較快，滿(mǎn)足雷達系統的實(shí)時(shí)處理要求。關(guān)鍵詞： FFT；蝶形單元；塊浮點(diǎn)；功率譜； FPGA 引言復信號處理芯片是某雷達系統的一部分。雷達系統的實(shí)時(shí)處理特點(diǎn)要求芯片運
- 關(guān)鍵字： FFT FPGA 蝶形單元 功率譜 塊浮點(diǎn)
從ASIC 到PLD：半導體技術(shù)市場(chǎng)趨勢展望
- 根據Dataquest的統計數據，PLD是半導體行業(yè)中增長(cháng)最快的細分市場(chǎng)，復合年度增長(cháng)率(CAGR)達19.5%。這一數字是ASIC市場(chǎng)預計9%復合年度增長(cháng)率的兩倍多。過(guò)去，可編程芯片在半導體行業(yè)中一直是很重要的外圍器件，由于其靈活性而被廣泛用于A(yíng)SIC仿真、膠合邏輯，或者作為適應標準變化的一種解決方案。今天，在與ASIC和ASSP的市場(chǎng)份額競爭中，PLD取得了很大進(jìn)步。目前，該技術(shù)正逐漸成為主要設計技術(shù)，而且業(yè)界也在普遍向可編程芯片轉移。作為重要的ASIC替代解決方案,PLD現在已成為大勢所趨。促進(jìn)這種
- 關(guān)鍵字： Xilinx
XILINX解決方案支持未來(lái)可編程無(wú)線(xiàn)基站
- 可編程解決方案全球領(lǐng)導供應商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX) ）今天公布了專(zhuān)門(mén)為支持"適應未來(lái)"的可編程無(wú)線(xiàn)基站而設計的一整套芯片、軟件和IP解決方案。賽靈思靈活經(jīng)濟的解決方案可以替代傳統的ASIC（專(zhuān)用集成電路）解決方案，通過(guò)加快產(chǎn)品上市速度、實(shí)現零沉沒(méi)工程成本（NRE）以及提供現場(chǎng)可升級能力，它可以大大降低資本支出（CAPEX）和運營(yíng)費用（OPEX）。 通過(guò)遠程升級，服務(wù)供應商可大大延長(cháng)基站壽命，同時(shí)避免高昂的運輸費用和硬件開(kāi)發(fā)費用。例如，通過(guò)遠程下載軟件對賽靈思器件
- 關(guān)鍵字： XILINX
XILINX SPARTAN-3 FPGA用于微軟車(chē)載信息系統解決方案
- 全球領(lǐng)先的可編程邏輯供應商賽靈思公司（Xilinx, Inc.）今天宣布其Spartan-3現場(chǎng)可編程門(mén)陣列（FPGA）器件被用來(lái)成功開(kāi)發(fā)和生產(chǎn)出了一款靈活和低成本的車(chē)載信息系統。該系統將被集成應用于每一輛菲亞特汽車(chē)中。根據與菲亞特汽車(chē)公司共同確定的一款參考設計，微軟公司的汽車(chē)業(yè)務(wù)部與賽靈思、三星、ScanSoft、西門(mén)子、SiRF和Magneti-Marelli公司合作共同開(kāi)發(fā)解決方案，每家企業(yè)都分別提供了系統的主要部分，包括芯片組、處理器、通信模塊、語(yǔ)音引擎和硬件開(kāi)發(fā)等。 賽靈思Spartan-3 F
- 關(guān)鍵字： XILINX
基于A(yíng)D9430的數據采集系統設計
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說(shuō)明了使用高速FPGA來(lái)控制AD9430構成高速(140MSPS)、高精度(12位)數據采集系統的設計方法，并給出了具體實(shí)現的系統框圖和測試結果。關(guān)鍵詞：數據采集；FPGA；AD9430引言結合實(shí)際任務(wù)的要求，本文提出了一種基于A(yíng)D9430的高速數據采集系統，主要用于采集雷達回波。在這個(gè)系統中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時(shí)通過(guò)FPDP(Front Panel Data Port)總線(xiàn)將采集的數據發(fā)送出去。由
- 關(guān)鍵字： AD9430 FPGA 數據采集
基于FPGA的非對稱(chēng)同步FIFO設計
- 摘 要：本文在分析了非對稱(chēng)同步FIFO的結構特點(diǎn)及其設計難點(diǎn)的基礎上，采用VHDL描述語(yǔ)言，并結合FPGA，實(shí)現了一種非對稱(chēng)同步FIFO的設計。關(guān)鍵詞：非對稱(chēng)同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應用，例如在某數據采集和處理系統中，需要通過(guò)同步FIFO來(lái)連接8位A/D和16位數據總線(xiàn)的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關(guān)鍵字： BlockRAM DLL FPGA VHDL 非對稱(chēng)同步FIFO 存儲器
基于FPGA的高速數字鎖相環(huán)的設計與實(shí)現
- 摘 要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時(shí)間的方案，并詳細介紹了該方案基于FPGA的實(shí)現方法。通過(guò)對所設計的鎖相環(huán)進(jìn)行計算機仿真和硬件測試，表明該方案確實(shí)可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞：數字鎖相環(huán)(DPLL)；捕獲時(shí)間；FPGA；VHDL引言捕獲時(shí)間是鎖相環(huán)的一個(gè)重要參數，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時(shí)間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬(wàn)次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
- 關(guān)鍵字： FPGA VHDL 捕獲時(shí)間 數字鎖相環(huán)(DPLL)
XILINX公司CPLD市場(chǎng)份額繼續增長(cháng)
- 賽靈思公司（Xilinx, Inc.)今天確認在12月結束的財政季度里，其CPLD市場(chǎng)份額繼續保持增長(cháng)。CPLD的發(fā)展勢頭明顯有利于賽靈思。在2004公歷年第四季度中，賽靈思CPLD的銷(xiāo)售收入約占其總收入的10%。此外，這也是賽靈思在CPLD市場(chǎng)中的份額連續第16個(gè)季度保持增長(cháng)。隨著(zhù)公司在個(gè)人消費、通信、存儲和服務(wù)器市場(chǎng)不斷贏(yíng)得設計客戶(hù)，賽靈思相信已經(jīng)成為目前全球第二大CPLD供應商。 XC9500 和 CoolRunner系列的聯(lián)合增長(cháng)推動(dòng)市場(chǎng)擴展采用由XC9500XL 和 CoolRunner-II器
- 關(guān)鍵字： XILINX
xilinx fpga介紹
Xilinx FPGA
Xilinx FPGA主要分為兩大類(lèi)，一種側重低成本應用，容量中等，性能可以滿(mǎn)足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿(mǎn)足各類(lèi)高端應用，如Virtex系列，用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下，優(yōu)先選擇低成本器件。
Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]
xilinx fpga電路
xilinx fpga相關(guān)帖子
xilinx fpga資料下載
xilinx fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473