<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于FPGA的非線(xiàn)性調頻信號脈沖壓縮的實(shí)現

  • 隨著(zhù)現代電子技術(shù)和飛行技術(shù)的發(fā)展,對雷達的作用距離、分辨能力、測量精度和單值性等性能指標提出越來(lái)越高的要求,因此雷達信號形式的選擇和信號處理的方式起著(zhù)重要作用。在脈沖壓縮技術(shù)中,雷達所使用的發(fā)射信號波
  • 關(guān)鍵字: FPGA  非線(xiàn)性調頻信號  脈沖壓縮  

基于FPGA軟核的參數可變的壓力測試系統設計

  • 在爆炸場(chǎng)壓力測試中,沖擊波超壓峰值隨著(zhù)彈藥的當量和到爆心距離的變化十分顯著(zhù)。傳統測試系統的測試參數難以更改,靈活性差,往往需要重新設計電路以滿(mǎn)足不同測試要求。為了提高測試系統的靈活性及電路復用性,設計了基于可配置FPGA軟核的測試系統。通過(guò)調用并修改可移植軟核,以實(shí)現系統的快速設計,通過(guò)靈活設置測試參數完成不同測試任務(wù)。對系統準確性進(jìn)行了驗證,應用到靜爆試驗中,有效獲得了壓力數據。
  • 關(guān)鍵字: FPGA  軟核  沖擊波  存儲測試  

ECP3 FPGA系列:AMC評估開(kāi)發(fā)方案

  • Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強的DSP架構,高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù),查找表(LUT)高達149k邏輯單元,支持高達486個(gè)用戶(hù)I/O,提供高達320個(gè)18times;18乘法
  • 關(guān)鍵字: AMC    ECP3    FPGA  

嵌入式閃存成就MAX 10 FPGA的系統價(jià)值

  • 30年的低成本創(chuàng )新中國有句俗話(huà)叫“30年河東,30年河西”,Altera在1984年發(fā)布了第一款非易失PLD EP300器件,30年間,可編程器件在性能上不斷發(fā)展甚至挑戰摩爾定律,工藝技術(shù)也有了長(cháng)足的進(jìn)步,電子設計領(lǐng)
  • 關(guān)鍵字: MAX10  FPGA  嵌入式閃存  Altera  

基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設計

  • 杜志傳,鄭建立(上海理工大學(xué) 醫療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語(yǔ)言,是隨著(zhù)可編程邏輯器件(PLD)的發(fā)展而發(fā)
  • 關(guān)鍵字: VHDL  CPLD/FPGA  電路設計  優(yōu)化  

FPGA與CPLD的辨別和分類(lèi)

  • FPGA與CPLD的辨別和分類(lèi)主要是根據其結構特點(diǎn)和工作原理。通常的分類(lèi)方法是:將以乘積項結構方式構成邏輯行為的器件稱(chēng)為CPLD,如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
  • 關(guān)鍵字: FPGA  CPLD  辨識  

拆解安捷倫電源/測量單元(SMU)

  • Dave Jones在5年時(shí)間里,上傳了超過(guò)600個(gè)電子類(lèi)的視頻。在每周二,Jones會(huì )拆解一個(gè)不錯的設備(當然,有時(shí)候沒(méi)有那么好),Jones并不是簡(jiǎn)單地把盒子破壞、打開(kāi),他會(huì )用他豐富的電子設計知識來(lái)說(shuō)明這個(gè)設備是怎么設計
  • 關(guān)鍵字: 拆解    FPGA    CPLD    Xilinx    安捷倫  

基于數字電位計的X射線(xiàn)探測器偏壓調節

  • 針對某X射線(xiàn)探測器輸出信號增益需不斷調節以滿(mǎn)足后續信號采集電路的輸入范圍,其偏置電壓需要精細調節,文章采用數字電位計和FPGA設計了X射線(xiàn)探測器偏置電壓調節系統。闡述了所選數字電位計的參數、特點(diǎn)及內部結構,在此基礎上給出了系統的設計方案。文章中FPGA采用SPI通信方式對數字電位計進(jìn)行配置實(shí)現電阻100KΩ共256檔的調節,最終給出實(shí)際測試結果,驗證了采用數字電位計實(shí)現偏壓調節的靈活性。
  • 關(guān)鍵字: X射線(xiàn)探測器  反向偏壓調節  數字電位計  SPI  FPGA  

硬核浮點(diǎn)DSP的FPGA或取代高性能計算GPGPU

  • 近來(lái),Altera公司推出業(yè)界首款浮點(diǎn)FPGA,它集成了硬核IEEE754兼容浮點(diǎn)運算功能,提高了DSP性能、設計人員的效能和邏輯效率。據悉,硬核浮點(diǎn)DSP模塊集成在A(yíng)ltera20nmArria10FPGA和SoC中,以及14nmStratix10FPGA和SoC
  • 關(guān)鍵字: DSP  FPGA  數字信號處理  

FPGA內建處理器 加速軟硬協(xié)同設計速度

  • 在所謂的嵌入式設計領(lǐng)域,FPGA(可編程邏輯閘陣列)亦可屬于該領(lǐng)域的陣營(yíng)之一,但隨著(zhù)ARM的開(kāi)疆辟土,ARM在嵌入式領(lǐng)域也有相當優(yōu)異的成績(jì)表現。賽靈思(Xilinx)FAE經(jīng)理羅志愷直言,在產(chǎn)業(yè)界里,同時(shí)具備ARM處理器、PLD與
  • 關(guān)鍵字: FPGA  處理器  軟硬協(xié)同  

紓解處理器負擔 FPGA推升系統電源效率

  • 繼手機之后,智慧眼鏡、智慧手表等穿戴式裝置可望將系統耗電規格推向新的里程碑,因而也刺激小封裝、低功耗的現場(chǎng)可編程閘陣列(FPGA)導入需求,以扮演顯示器、I/O和相機子系統與主處理器之間的橋梁,協(xié)助分擔耗電量
  • 關(guān)鍵字: FPGA  處理器  電源效率  

FPGA+DSP架構的HD-SDI高清圖像處理系統設計

  • 摘要:隨著(zhù)圖像處理技術(shù)及傳感器技術(shù)的不斷發(fā)展,高清數字圖像取代模擬圖像成為一種趨勢。設計了一種基于HD-SDI技術(shù)的高清圖像處理系統,可通過(guò)FPGA+DSP架構對1080P全高清圖像進(jìn)行采集和字符疊加,并實(shí)時(shí)進(jìn)行目標提
  • 關(guān)鍵字: HD-SDI  圖像處理  DVI  FPGA  

一種FPGA高速訪(fǎng)問(wèn)USB設備的設計方案

  • 摘要:針對FPGA訪(fǎng)問(wèn)USB設備存在傳輸速率低、資源消耗大、開(kāi)發(fā)復雜的缺點(diǎn),提出了一種將ARM處理器與FPGA相結合實(shí)現高速訪(fǎng)問(wèn)USB設備的方案。該方案利用ARM處理器的USB Host讀取USB設備數據井緩存于高速內存,采用乒乓
  • 關(guān)鍵字: USB設備  數據訪(fǎng)問(wèn)  FPGA  嵌入式系統  

基于DSP和FPGA的編碼器信號測量及處理的通用模塊

  • 隨著(zhù)科學(xué)技術(shù)的飛速發(fā)展,自動(dòng)控制系統在各領(lǐng)域中的應用越來(lái)越多,特別是計算機自動(dòng)控制系統已成為現代科學(xué)技術(shù)、軍事工程和現代工業(yè)等領(lǐng)域不可缺少的部分。因而,自動(dòng)控制元件如作為動(dòng)力裝置的各種電動(dòng)機、發(fā)電機和
  • 關(guān)鍵字: DSP  FPGA  增量式編碼器  

MicroBlaze AXI總線(xiàn)實(shí)現OLED顯示

  • OLED作為從設備,主設備通過(guò)SPI控制協(xié)議和OLED模塊進(jìn)行通信,硬件接口為PMOD接口,OLED模塊內部集成SRAM存儲設備緩存顯示數據。OLED模塊使用4wire SPI串行方式,其信號包含:SCK(時(shí)鐘),CS(片選),MOSI(master output
  • 關(guān)鍵字: NANO2    microblaze    FPGA    OLED  
共6799條 108/454 |‹ « 106 107 108 109 110 111 112 113 114 115 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>