FPGA內建處理器 加速軟硬協(xié)同設計速度

在所謂的嵌入式設計領(lǐng)域，FPGA(可編程邏輯閘陣列)亦可屬于該領(lǐng)域的陣營(yíng)之一，但隨著(zhù)ARM的開(kāi)疆辟土，ARM在嵌入式領(lǐng)域也有相當優(yōu)異的成績(jì)表現。賽靈思(Xilinx)FAE經(jīng)理羅志愷直言，在產(chǎn)業(yè)界里，同時(shí)具備ARM處理器、PLD與DSP架構的晶片業(yè)者，應只有賽靈思一家業(yè)者。

賽靈思(Xilinx)FAE經(jīng)理羅志愷

過(guò)往FPGA在產(chǎn)業(yè)界總有一種讓人曲高和寡的感覺(jué)，不過(guò)羅志愷也表示，在募資網(wǎng)站Kickstarter已有不少案例是采用賽靈思的Zynq進(jìn)行設計開(kāi)發(fā)。他以無(wú)人的飛行直升機為例，開(kāi)發(fā)者就是透過(guò)OPEN CV的函式庫與Zynq加以結合而開(kāi)發(fā)而成。他更談到，OPEN CV其實(shí)是C語(yǔ)言與C++的延伸版本，但賽靈思的作法是采用HLS(High-Level Synthesis;高階合成語(yǔ)言)進(jìn)行移植，以達到軟硬體協(xié)同設計的目標。而賽靈思每一季都會(huì )針對OPEN CV比較關(guān)鍵的程式碼進(jìn)行移植的工作，進(jìn)一步的說(shuō)，就是將C語(yǔ)言轉成RTL的流程，由賽靈思處理并加以最佳化，工程師便無(wú)需在這個(gè)流程上耗費心力。

羅志愷進(jìn)一步解析Zynq的晶片架構，傳統上，系統設計用兩顆SoC(系統單晶片)的作法，在連線(xiàn)的速度上相當有限，但若是加以整合后，透過(guò)晶片內部的連結，在處理速度上更能有效提升，而Zynq本身是用雙核的Cortex-A9處理器與FPGA整合而成，中間是采用AMBA4.0的傳輸介面，速度可高達100Gbps，再加上FPGA也有平行運算特性的乘加器來(lái)達到DSP(數位訊號處理器)的功能，所以要加速軟體處理的性能，進(jìn)而作到軟硬協(xié)同設計便相當容易。

另一方面，羅志愷也指出，過(guò)往要作軟硬體協(xié)同設計有著(zhù)相當高的難度，工具彼此之間有著(zhù)的鴻溝需要跨過(guò)，不過(guò)隨著(zhù)賽靈思在各類(lèi)開(kāi)發(fā)工具的努力，開(kāi)發(fā)工具之間的溝通已經(jīng)不是問(wèn)題。此外，由于Zynq本身就內建了處理器，因此要搭載作業(yè)系統也不是問(wèn)題，目前針對Linux部份，已經(jīng)有Petalinux這類(lèi)免費的套件可以針對Linux系統進(jìn)行在Zynq上的移植，當然，工程師若要選用開(kāi)放原始碼的Linux版本，Zynq也能夠支援。