<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

NANO2開(kāi)發(fā)板實(shí)例之USB2.0接口通信回環(huán)

  • 基于FPGA實(shí)現USB2.0接口通信, USB2.0 PHY芯片是Cypress68013, 68013內部集成8051 內核,USB2.0芯片讀寫(xiě)需要對8051核進(jìn)行固件配置。一.FX2特性介紹1.1介紹Cypress Semiconductor公司的EZ-USB FX2是世界上第一款集
  • 關(guān)鍵字: FPGA    USB  

經(jīng)驗之談,工程師在電路設計中的八大誤區

  • 我們常常會(huì )發(fā)現,自己想當然的一些規則或道理往往會(huì )存在一些差錯。電子工程師在電路設計中也會(huì )有這樣的例子。下面是一位工程師總結的八大誤區點(diǎn)?,F象一:這板子的PCB設計要求不高,就用細一點(diǎn)的線(xiàn),自動(dòng)布吧點(diǎn)評:
  • 關(guān)鍵字: 電路設計    PCB設計    FPGA    存儲器    降低功耗  

在FPGA上優(yōu)化實(shí)現復數浮點(diǎn)計算

  • 性能浮點(diǎn)處理一直與高性能CPU相關(guān)聯(lián)。在過(guò)去幾年中,GPU也成為功能強大的浮點(diǎn)處理平臺,超越了圖形,稱(chēng)為GP-GPU(通用圖形處理單元)。新創(chuàng )新是在苛刻的應用中實(shí)現基于FPGA的浮點(diǎn)處理。本文的重點(diǎn)是FPGA及其浮點(diǎn)性能和
  • 關(guān)鍵字: FPGA  浮點(diǎn)計算  

如何將PetaLinux移植到Xilinx FPGA上

  • 用戶(hù)可輕松將這款高穩健操作系統安裝到目標FPGA平臺上,以供嵌入式設計項目使用。從最初不起眼的膠合邏輯開(kāi)始,FPGA已經(jīng)歷了漫長(cháng)的發(fā)展道路。當前FPGA的邏輯容量和靈活性已將其帶入了嵌入式設計的中心位置。目前,在
  • 關(guān)鍵字: PetaLinux  FPGA  賽靈思  

基于FPGA的除顫器解決方案

  • 越來(lái)越多的人們認識到當心臟病患者的心臟驟停時(shí),快速及時(shí)的救治能夠帶來(lái)很大的好處。這促使更多公共場(chǎng)所和辦公室配備有AED設備。而且在美國,因為各州政府強制規定,如果場(chǎng)地所有者沒(méi)有配備足夠的AED設備,將有可能
  • 關(guān)鍵字: FPGA  除顫器解決方案  

東亞LTE設備需求強勁 FPGA喜迎4G商機

  • 東亞地區長(cháng)程演進(jìn)計畫(huà)(LTE)設備需求,驅動(dòng)現場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國大陸及臺灣陸續啟動(dòng)LTE商轉,帶動(dòng)龐大的LTE設備購置及基礎建設投資潮,深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著(zhù)這波潮流搭上順風(fēng)
  • 關(guān)鍵字: 4G  LTE  FPGA  IP  嵌入式  PLD  CPLD  

一種移動(dòng)通信信道仿真器的FPGA實(shí)現

  • 在研制數字移動(dòng)通信系統時(shí),研發(fā)人員需要在實(shí)際通信環(huán)境中進(jìn)行大量的外場(chǎng)實(shí)驗,以便對所設計系統進(jìn)行調測。移動(dòng)通信信道仿真器能夠在實(shí)驗室環(huán)境下進(jìn)行類(lèi)似的性能測試,相比之下,測試費用少、可重復性強,為通信系統
  • 關(guān)鍵字: 瑞利衰落  多徑信道  多普勒效應  FPGA  

基于FPGA的衛星導航高精度定位系統設計

  • 全球衛星導航系統(Global Navigation Satellite System,GNSS)應用產(chǎn)業(yè)已成為一個(gè)全球性的高新技術(shù)產(chǎn)業(yè),無(wú)論是軍用還是民用,都產(chǎn)生了顯著(zhù)的效益。隨著(zhù)北斗衛星組網(wǎng)的不斷完善,基于北斗的雙模甚至多模接收機也在
  • 關(guān)鍵字: FPGA  衛星導航  高精度定位  系統設計  

基于FPGA的稅控算法加密卡設計與實(shí)現

  • 由于當前國稅、地稅、各省、各稅種發(fā)票不同,辨別難度較大,因此給造假者可乘之機。本文設計的基于FPGA的稅控算法加密卡可有效地解決上述問(wèn)題,提供了高效的防偽措施。該加密卡通過(guò)PCI總線(xiàn)內置于稅控加密機中,將發(fā)
  • 關(guān)鍵字: FPGA  PCI  DMA  密碼算法  狀態(tài)機  

一種基于FPGA的遠程加電系統設計與實(shí)現

  • 衛星發(fā)射基地測控系統在武器試驗及航天器發(fā)射任務(wù)中主要承擔目標跟蹤、測量、控制任務(wù)。隨著(zhù)近年來(lái)試驗任務(wù)呈現常態(tài)化、高密度的態(tài)勢,對測控設備的遠程操控能力及信息化方面均提出了更高的要求,眾多學(xué)者也在進(jìn)行相
  • 關(guān)鍵字: FPGA  遠程加電  測控設備  指令校驗  

一種基于FPGA的群路信號數字分路實(shí)現結構

  • 由于具有高集成度、高速、可編程等優(yōu)點(diǎn),現場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,FPGA)已經(jīng)被廣泛應用于中高速群路解調處理領(lǐng)域。數字分路技術(shù)是全數字群解調器的重要組成部分,也是群解調器實(shí)現過(guò)程中消
  • 關(guān)鍵字: 數字分路  FFT  FPGA  

基于FPGA的光電編碼器接口設計

  • 光電編碼器是許多傳感器和自動(dòng)控制系統的重要部件,可用來(lái)測量位移、速度、加速度等。近年來(lái)在研究和使用方面,不斷有所創(chuàng )新和發(fā)展。由于光電編碼器具有精度高、體積小、重量輕、響應速度快、可靠性高、抗干擾能力強
  • 關(guān)鍵字: 舵機  光電編碼器  FPGA  數字濾波  

基于FPGA的高速長(cháng)線(xiàn)陣CCD驅動(dòng)電路

  • 高速長(cháng)線(xiàn)陣CCD(電荷耦合器)具有低功耗,小體積,高精度等優(yōu)勢,廣泛應用于航天退掃系統中的圖像數據采集。而CCD驅動(dòng)電路設計是CCD正常工作的關(guān)鍵問(wèn)題之一,CCD驅動(dòng)信號時(shí)序是一組相位要求嚴格的脈沖信號,只有時(shí)序信
  • 關(guān)鍵字: CCD  線(xiàn)陣  FPGA  verilog HDL  

FPGA學(xué)習需要注意的幾個(gè)重要問(wèn)題

  • 1.基礎問(wèn)題FPGA的基礎就是數字電路和HDL語(yǔ)言,想學(xué)好FPGA的人,建議床頭都有一本數字電路的書(shū),不管是哪個(gè)版本的,這個(gè)是基礎,多了解也有助于形成硬件設計的思想。 在語(yǔ)言方面,建議初學(xué)者學(xué)習Verilog語(yǔ)言,VHDL語(yǔ)
  • 關(guān)鍵字: FPGA    Verilog語(yǔ)言    QuartusII  

FPGA仿真器與定制硅仿真器的區別

  • 10多年以來(lái),我一直堅定地支持基于FPGA的硬件仿真系統,并在2013年一直不遺余力地宣傳其優(yōu)勢。自那以后,我已成為精通各類(lèi)硬件仿真專(zhuān)業(yè)知識的顧問(wèn),但現在來(lái)評論FPGA硬件仿真系統與定制硅硬件仿真系統之間的區別似乎
  • 關(guān)鍵字: FPGA    仿真  
共6799條 111/454 |‹ « 109 110 111 112 113 114 115 116 117 118 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>