<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于DSP及FPGA的水下目標定位系統數字信號處理模塊設計

  • 隨著(zhù)水下武器和水下航行器等水下目標的快速發(fā)展,對其進(jìn)行定位和跟蹤從而檢驗其性能的試驗具有非常重要的意義,這也是水下目標試驗場(chǎng)的重要工作內容。水下試驗場(chǎng)的定位系統根據被測目標是否加裝合作聲信標,可以分為
  • 關(guān)鍵字: FPGA  DSP  水下目標定位  數字信號處理    

以FPGA為基礎的SoC驗證平臺 自動(dòng)化電路仿真偵錯功能

  • 隨著(zhù)系統芯片(SoC)設計的體積與復雜度持續升高,驗證作業(yè)變成了瓶頸:占了整個(gè)SoC研發(fā)過(guò)程中70% 的時(shí)間。因此,任何能夠降低驗證成本并能更早實(shí)現驗證sign-off的方法都是眾人的注目焦點(diǎn)。臺灣工業(yè)技術(shù)研究院 (工研院
  • 關(guān)鍵字: FPGA  SoC  基礎  電路仿真    

FPGA基礎知識及其工作原理

  • 高端設計工具為少有甚是沒(méi)有硬件設計技術(shù)的工程師和科學(xué)家提供現場(chǎng)可編程門(mén)陣列(FPGA)。無(wú)論你使用圖形化設計程序,ANSI C語(yǔ)言還是VHDL語(yǔ)言,如此復雜的合成工藝會(huì )不禁讓人去想FPGA真實(shí)的運作情況。在這個(gè)芯片中的
  • 關(guān)鍵字: FPGA    乘法器    觸發(fā)器    DSP    RAM  

FPGA+OpenCL雙劍合璧助力Altera進(jìn)軍數據中心

  • 半導體行業(yè)的趨勢是什么?在當前科技日新月異、需求層出不窮的背景下,芯片廠(chǎng)商如何找準自己的定位以不被時(shí)代淘汰?近日,EEWORLD記者有幸借助在硅谷舉辦的euroasia PRESS 拜訪(fǎng)Altera公司總部,并從Altera公司總裁、
  • 關(guān)鍵字: Altera  數據中心  FPGA  OpenCL  

基于FPGA在汽車(chē)電子方面的經(jīng)典應用設計方案匯總

  • FPGA,即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限
  • 關(guān)鍵字: DSP+FPGA  汽車(chē)防撞報警設備  紅外視頻采集系統  混沌加密虹膜識別系統  

大尺寸激光數控加工系統

  • 激光切割和雕刻以其精度高、視覺(jué)效果好等特性,被廣泛運用于廣告業(yè)和航模制造業(yè)。在大尺寸激光加工系統的開(kāi)發(fā)過(guò)程中,加工速度與加工精度是首先要解決的問(wèn)題。解決速度問(wèn)題的一般方法是在電機每次運動(dòng)前、后設置加、
  • 關(guān)鍵字: DSP  FPGA  大尺寸激光  數控加工系統  

Altera高度集成的PowerSoC擴展了汽車(chē)級系列產(chǎn)品

  • AEC-Q100認證PowerSoC具有業(yè)界最小的引腳布局、出眾的效率,優(yōu)異的熱性能,以及高可靠性 。2014年10月17號,北京——Altera公司(NASDAQ: ALTR)今天宣布,九款Altera? Enpirion?電源芯片系統(PowerSoC)新
  • 關(guān)鍵字: Altera  PowerSoC  AEC-Q100  FPGA  IP  

DSP和FPGA各顯神通,應對TD-SCDMA基站成本和演進(jìn)需求

  • 由于運營(yíng)商大手筆進(jìn)行基礎設施建設的時(shí)代已經(jīng)過(guò)去,成本和靈活性成為對通信基礎設施的共同要求,對于TD-SCDMA基站更是如此。因為采用了智能天線(xiàn)等先進(jìn)技術(shù),TD基站的容量大幅提升,但也還帶來(lái)了成本挑戰;另外,TD技術(shù)
  • 關(guān)鍵字: DSP  FPGA  網(wǎng)絡(luò )通信  多媒體處理  數字信號處理  

基于FPGA的PCIe接口實(shí)現

  • 摘要 PCI Express是一種高性能互連協(xié)議,被廣泛應用于網(wǎng)絡(luò )適配、圖形加速器、網(wǎng)絡(luò )存儲、大數據傳輸以及嵌入式系統等領(lǐng)域。文中介紹了PCIe的體系結構,以及利用Altera Cyclone IV GX系列FPGA實(shí)現PCIe接口所涉及的硬
  • 關(guān)鍵字: PCI Express  Cyclone IV GX FPGA  DMA仲裁  

基于FPGA的異步USB數據傳輸系統設計

  • 摘要:設計實(shí)現了以FPGA為主控制單元,采用EZ-USB FX2微處理器為接口芯片的快速數據傳輸系統。文章給出了FPGA和CY7C68013之間數據傳輸的軟硬件設計方案,著(zhù)重介紹了FPGA內部建構的FIFO原理及程序實(shí)現方法,并以FLAS
  • 關(guān)鍵字: FPGA  EZ-USB FX2  數據傳輸  

基于FPGA的雙通道汽車(chē)渦輪增壓葉片溫度采集卡研制

  • 摘要:一種應用于汽車(chē)渦輪增壓器葉片溫度檢測的雙通道數據采集卡,該卡由峰值檢測、串行A/D構成模擬電路和由FPGA構成整個(gè)數字電路而組成。重點(diǎn)設計了FPGA內部串并轉換電路和FIFO,經(jīng)仿真和實(shí)驗驗證,串并轉換和FIFO的
  • 關(guān)鍵字: FPGA  串并轉換  FIFO  仿真  

Xilinx SDAccel:為數據中心帶來(lái)最佳單位功耗性能

  • 引言數據中心運維人員總是不斷在尋求更高的服務(wù)器性能。目前,他們主要是通過(guò)易于編程的多核CPU 和GPU 來(lái)開(kāi)發(fā)應用,但CPU 和GPU 都遇到了單位功耗性能的瓶頸壁壘。從事海量數據中心應用開(kāi)發(fā)(如密鑰加速、圖像識別、
  • 關(guān)鍵字: Xilinx  SDAccel  

硅片融合時(shí)代的FPGA

  • 從1980年代中期問(wèn)世以來(lái),FPGA技術(shù)持續發(fā)展,應用范圍不斷拓展。近日,Altera公司資深副總裁兼首席技術(shù)官Misha Burich先生來(lái)京,介紹了FPGA體系結構的演進(jìn)及Altera公司FPGA的進(jìn)展情況。1990年代,具有50K 以上邏輯
  • 關(guān)鍵字: FPGA  

可編程技術(shù)釋放了閃存在企業(yè)級應用的潛能

  • 當今的企業(yè)級存儲子系統正面臨實(shí)質(zhì)性的變革。大量的企業(yè)數據和交易信息每年都會(huì )增加50-60%。云計算和虛擬化功能的快速發(fā)展能夠更有效的管理這些越來(lái)越多的數據負載,導致數據中心的數量和規模都出現了爆炸式的增長(cháng)。
  • 關(guān)鍵字: 可編程    FPGA  

傳授新手如何學(xué)習FPGA?

  • PGA作為一種高新技術(shù),由于其結構的特殊性,可以重復編程,開(kāi)發(fā)周期較短,越來(lái)越受到電子愛(ài)好者的青睞,其應用已經(jīng)逐漸普及到了各行各業(yè)。因此,越來(lái)越多的電子愛(ài)好者想盡快掌握這門(mén)技術(shù)進(jìn)入該領(lǐng)域。筆者從2007年初
  • 關(guān)鍵字: FPGA  
共6799條 107/454 |‹ « 105 106 107 108 109 110 111 112 113 114 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>