<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于DSP的頻率特性分析儀設計

  • 頻率特性分析儀可以對被測網(wǎng)絡(luò )的頻率特性進(jìn)行快速的動(dòng)態(tài)測量,得出被測網(wǎng)絡(luò )傳輸特性,并將測量結果以數據或圖形的形式實(shí)時(shí)顯示。傳統的掃頻儀大多結構復雜、體積龐大、價(jià)格昂貴且操作復雜。因此,具有低成本、數字化
  • 關(guān)鍵字: 直接數字頻率合成  數字信號處理器  FPGA  頻率特性測試  

基于NiosⅡ的人臉檢測系統設計

  • 摘要 基于FPGA內嵌的NiosⅡ處理器,設計了一個(gè)實(shí)時(shí)人臉檢測系統。介紹了基于Haar特征的AdaBoost人臉檢測算法,描述了依據AdaBoost算法的人臉檢測軟件實(shí)現過(guò)程,最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的D
  • 關(guān)鍵字: 人臉檢測  FPGA  AdaBoost算法  分類(lèi)器  

FPGA的基本結構:六大組成部分簡(jiǎn)介

  • FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線(xiàn)資源、底層嵌入功能單元和內嵌專(zhuān)用硬核等。每個(gè)單元簡(jiǎn)介如下:1.可編程輸入/輸出單元(I/O單元)目前大多數FPGA的I/O單元被
  • 關(guān)鍵字: FPGA  I/O單元  硬核  

采用Cyclone FPGA 實(shí)現智能電網(wǎng)自動(dòng)化

  • 要實(shí)現對新的或者更新后的智能電網(wǎng)的最優(yōu)控制,需要端到端通信和高效的供電網(wǎng)絡(luò ),特別是傳輸和分配(T FPGA技術(shù)在復雜智能電網(wǎng)輔助支持系統中扮演了關(guān)鍵角色。典型子站自動(dòng)化體系結構如下圖所示:圖1.典型子站自動(dòng)化體
  • 關(guān)鍵字: Cyclone  FPGA  智能電網(wǎng)  自動(dòng)化  

基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統的設計與實(shí)現

  • 主要針對目前視頻圖像處理發(fā)展的現狀,結合FPGA技術(shù),設計了一個(gè)基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統。系統采用FPGA作為主控芯片,搭栽專(zhuān)用的編碼解碼芯片進(jìn)行圖像的采集與顯示,主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設置等幾個(gè)功能模塊。采用FPGA的標準設計流程及一些常用技巧來(lái)對整個(gè)系統進(jìn)行編程。重點(diǎn)在于利用FPFA開(kāi)發(fā)平臺對普通相機輸出的圖像進(jìn)行采集與顯示,最終能在連接的RCA端口顯示屏顯示。
  • 關(guān)鍵字: FPGA  視頻圖像采集  顯示系統  

京微雅格重磅之作―新版FPGA/CAP設計套件Primace5.0

  • 簡(jiǎn)介作為國內唯一一家具有完全自主知識產(chǎn)權的FPGA與可配置應用平臺CAP(Configurable Application Platform)產(chǎn)品供應商,京微雅格一直在快節奏的改進(jìn)與產(chǎn)品配套的軟件開(kāi)發(fā)環(huán)境。最近,新一代FPGA/CAP設計套件Primace5
  • 關(guān)鍵字: 京微雅格  FPGA  CAP設計套件  Primace5.0  

FPGA最小系統電路分析:高速SDRAM存儲器接口電路設計

  • 高速SDRAM存儲器接口電路設計SDRAM可作為軟嵌入式系統的(NIOS II)的程序運行空間,或者作為大量數據的緩沖區。SDRAM是通用的存儲設備,只要容量和數據位寬相同,不同公司生產(chǎn)的芯片都是兼容的。一般比較常用的SDRAM
  • 關(guān)鍵字: SDRAM  FPGA  最小系統  電路分析    

基于FPGA與有限狀態(tài)機的高精度測角系統的設計與實(shí)現

  • 激光跟蹤測量系統(Laser Tracker System)是工業(yè)測量系統中常用的一種高精度的測量?jì)x器,是近十年發(fā)展起來(lái)的新型大尺寸空間測量?jì)x器,不僅對靜止目標可以測量,而且對運動(dòng)目標也可以進(jìn)行跟蹤測量。它集合了激光測距技
  • 關(guān)鍵字: FPGA  有限狀態(tài)機  高精度  測角系統    

基于Xilinx FPGA的部分動(dòng)態(tài)可重構技術(shù)的信號解調系統

  • 隨著(zhù)現代通信技術(shù)的迅速發(fā)展,信號的調制方式向多樣化發(fā)展,解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進(jìn)行實(shí)時(shí)解調,現在很多的解調關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀(guān),利用FPGA強大的
  • 關(guān)鍵字: Xilinx  FPGA  部分動(dòng)態(tài)可重構  信號解調系統    

Xilinx Smarter Vision解決方案:讓您擁有完美的視覺(jué)享受

  • 在過(guò)去30年,消費者目睹了電視廣播以及我們總體上訪(fǎng)問(wèn)媒體方式的巨大而又快速的轉變。如果您是從上個(gè)世紀70年代走過(guò)來(lái)的,你就可以看到電視從過(guò)去到現在有多么明顯的進(jìn)步。那時(shí)模擬廣播僅提供三個(gè)主要頻道,畫(huà)質(zhì)只相
  • 關(guān)鍵字: Smarter  Xilinx  Vision  方案    

基于FPGA的雙備份多路數據采集存儲系統的設計與實(shí)現

  • 隨著(zhù)信息技術(shù)的發(fā)展以及數字集成電路速度的提高,實(shí)時(shí)處理大量數據已經(jīng)成為現實(shí),但在一些特殊條件下,無(wú)法實(shí)時(shí)傳輸數據,必須使用存儲測試方法。該方法是在不影響被測對象或在允許的范圍下,將微型存儲測試系統置入
  • 關(guān)鍵字: FPGA  備份  多路數據采集  存儲系統    

基于FPGA 的DDR SDRAM控制器在高速數據采集系統中應用

  • 實(shí)現數據的高速大容量存儲是數據采集系統中的一項關(guān)鍵技術(shù)。本設計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制,以狀態(tài)機來(lái)描述對DDR SDRAM 的各種時(shí)序操作,設計了DDR SDRAM 的數據與命令接口。用控
  • 關(guān)鍵字: SDRAM  FPGA  DDR  控制器    

FPGA與DDR3 SDRAM的接口設計

  • DDR3 SDRAM內存的總線(xiàn)速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz),1.5V的低功耗工作電壓,采用90nm制程達到2Gbits的高密度。這個(gè)架構毫無(wú)疑問(wèn)更快、更大,每比特的功耗也更低,但是如何實(shí)現FPGA和DDR3 SDRAM DI
  • 關(guān)鍵字: SDRAM  FPGA  DDR3  接口設計    

基于FPGA+DSP雷達導引頭信號處理中FPGA設計的關(guān)鍵技術(shù)

  • 1 引言隨著(zhù)同防工業(yè)對精確制導武器要求的不斷提高,武器系統總體設計方案的日趨復雜,以及電子元器件水平的飛速發(fā)展。導引頭信號處理器的功能越來(lái)越復雜,硬件規模越來(lái)越大.處理速度也越來(lái)越高.而且產(chǎn)品的更新速度
  • 關(guān)鍵字: FPGA  DSP  雷達導引頭  關(guān)鍵技術(shù)    

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現PCM數字基群接口傳輸

  • 采用PCM編碼原理及FPGA編程技術(shù)實(shí)現PCM數字基群接口傳輸低速數據的接入
    一、概述----高速傳輸系統中低速設備的接入有廣泛的應用范圍。在環(huán)境監控等監控網(wǎng)絡(luò )中,被監控設備往往提供RS-232/RS-485/V.10/V.35的通信接口
  • 關(guān)鍵字: PCM  FPGA  編碼  編程    
共6799條 106/454 |‹ « 104 105 106 107 108 109 110 111 112 113 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>