<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

基于FPGA的數字密碼鎖

  • 基于FPGA的數字密碼鎖-本文介紹了一種以FPGA 為基礎的數字密碼鎖。采用自頂向下的數字系統設計方法, 將數字密碼鎖系統分解為若干子系統, 并且進(jìn)一步細劃為若干模塊, 然后用硬件描述語(yǔ)言VHDL 來(lái)設計這些模塊, 同時(shí)進(jìn)行硬件測試。
  • 關(guān)鍵字: VHDL  FPGA  液晶顯示驅動(dòng)  QuartusII  

工程師須知:FPGA 的演進(jìn)、優(yōu)勢、設計、改進(jìn)

  • 工程師須知:FPGA 的演進(jìn)、優(yōu)勢、設計、改進(jìn)-1989年我第一次接觸到電路板的時(shí)候,上面密布著(zhù)一系列的TTL、CMOS芯片,一顆14~20只管腳的芯片中一般只有4-6個(gè)簡(jiǎn)單的“門(mén)”,十幾個(gè)芯片的大板子也就完成尋址、譯碼之類(lèi)的功能,使用起來(lái)是非常的痛苦,如果要修改邏輯,只能用手術(shù)刀切割電路板并進(jìn)行飛線(xiàn)。
  • 關(guān)鍵字: FPGA  數字信號處理  

詳析單片機、ARM、FPGA嵌入式的特點(diǎn)及區別

  • 詳析單片機、ARM、FPGA嵌入式的特點(diǎn)及區別-本文詳細解析單片機、ARM、FPGA嵌入式的特點(diǎn)及區別。
  • 關(guān)鍵字: 單片機  ARM  FPGA  嵌入式  

輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性

  • 輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性-本文討論如何針對FPGA或微處理器配置各種電壓輸出跟蹤和時(shí)序控制選項,來(lái)幫助實(shí)現靈敏多電源軌系統的正確啟動(dòng)和關(guān)斷。
  • 關(guān)鍵字: FPGA  時(shí)序控制  

基于FPGA的系統促進(jìn)提高電機控制性能

  • 基于FPGA的系統促進(jìn)提高電機控制性能-電機在各種工業(yè)、汽車(chē)和商業(yè)領(lǐng)域應用廣泛。電機由驅動(dòng)器控制,驅動(dòng)器通過(guò)改變輸入功率來(lái)控制其轉矩、速度和位置。高性能電機驅動(dòng)器可以提高效率,實(shí)現更快速、更精確的控制。高級電機控制系統集控制算法、工業(yè)網(wǎng)絡(luò )和用戶(hù)接口于一體,因此需要更多處理能力來(lái)實(shí)時(shí)執行所有任務(wù)?,F代電機控制系統通常利用多芯片架構來(lái)實(shí)現:數字信號處理器(DSP)執行電機控制算法,FPGA 實(shí)現高速I(mǎi)/O 和網(wǎng)絡(luò )協(xié)議,微處理器處理執行控制。
  • 關(guān)鍵字: FPGA  電機控制  DSP  Zynq  

Achronix的Speedcore? Custom Blocks定制單元塊為數據加速系統再添動(dòng)力

  •   Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數據密集的人工智能(AI)/機器學(xué)習、5G移動(dòng)通信、汽車(chē)先進(jìn)駕駛員輔助系統(ADAS)、數據中心和網(wǎng)絡(luò )應用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率,并支持以前在FPGA獨立芯片上無(wú)法實(shí)現的
  • 關(guān)鍵字: Achronix  FPGA  

英特爾FPGA 支持阿里云的加速即服務(wù)

  •   今天,英特爾?宣布英特爾現場(chǎng)可編程門(mén)陣列 (FPGA) 為阿里巴巴集團的云計算部門(mén)—阿里云的加速即服務(wù)(Acceleration-as-a-Service)提供支持。加速服務(wù)可通過(guò)阿里云網(wǎng)站提供,支持客戶(hù)在云中開(kāi)發(fā)與部署加速器解決方案,以便應用到人工智能推理、視頻流分析、數據庫加速和需要密集型計算的其他領(lǐng)域?! ∮⑻貭?nbsp;FPGA 支持的加速即服務(wù)也被稱(chēng)作阿里云 F1 實(shí)例,支持用戶(hù)通過(guò)即購即用的模式獲得云加速服務(wù),從而節省前期的硬件投資?! ?/li>
  • 關(guān)鍵字: 英特爾  FPGA  

EDA技術(shù)與FPGA設計應用詳解

  •   摘 要:eda技術(shù)是現代電子設計技術(shù)的核心,它在現代集成電路設計中占據重要地位。隨著(zhù)深亞微米與超深亞微米技術(shù)的迅速發(fā)展,fpga設計越來(lái)越多地采用基于vhdl的設計方法及先進(jìn)的eda工具。本文詳細闡述了eda技術(shù)與fpga設計應用?! £P(guān)鍵詞:電子設計自動(dòng)化;現場(chǎng)可編程門(mén)陣列;復雜可編程邏輯器件;專(zhuān)用集成電路;知識產(chǎn)權;甚高速集成電路硬件描述語(yǔ)言  引言  ---21世紀是電子信息產(chǎn)業(yè)主導的知識經(jīng)濟時(shí)代,信息領(lǐng)域正在發(fā)生一場(chǎng)巨大變革,其先導力量和決定性因素正是微電子集成電路。硅片技術(shù)的日益成
  • 關(guān)鍵字: EDA  FPGA  

相比GPU和GPP,FPGA是深度學(xué)習的未來(lái)?

  • 相比GPU和GPP,FPGA是深度學(xué)習的未來(lái)?-相比GPU和GPP,FPGA在滿(mǎn)足深度學(xué)習的硬件需求上提供了具有吸引力的替代方案。憑借流水線(xiàn)并行計算的能力和高效的能耗,FPGA將在一般的深度學(xué)習應用中展現GPU和GPP所沒(méi)有的獨特優(yōu)勢。同時(shí),算法設計工具日漸成熟,如今將FPGA集成到常用的深度學(xué)習框架已成為可能。未來(lái),FPGA將有效地適應深度學(xué)習的發(fā)展趨勢,從架構上確保相關(guān)應用和研究能夠自由實(shí)現。
  • 關(guān)鍵字: 機器學(xué)習  FPGA  GPU  GPP  

基于FPGA加速機器學(xué)習算法

  • 基于FPGA加速機器學(xué)習算法-AI因為其CNN(卷積神經(jīng)網(wǎng)絡(luò ))算法出色的表現在圖像識別領(lǐng)域占有舉足輕重的地位?;镜腃NN算法需要大量的計算和數據重用,非常適合使用FPGA來(lái)實(shí)現。上個(gè)月,Ralph Wittig(Xilinx CTO Office的卓越工程師) 在2016年OpenPower峰會(huì )上發(fā)表了約20分鐘時(shí)長(cháng)的演講并討論了包括清華大學(xué)在內的中國各大學(xué)研究CNN的一些成果。
  • 關(guān)鍵字: 機器學(xué)習  FPGA  

工程師必須要知道的FPGA引腳信號分配原則

  • 工程師必須要知道的FPGA引腳信號分配原則-現在的FPGA向引腳分配信號的任務(wù)曾經(jīng)很簡(jiǎn)單,現在也變得相當繁復。
  • 關(guān)鍵字: FPGA  FPGA引腳  

剖析FPGA在汽車(chē)系統設計中的關(guān)鍵作用

  • 剖析FPGA在汽車(chē)系統設計中的關(guān)鍵作用-選擇不同的微控制器系列時(shí),軟件的兼容性是主要的障礙。大多數公司在軟件的開(kāi)發(fā)、測試和驗證方面已經(jīng)進(jìn)行了大量的投入。因此,將設計轉換到一個(gè)新的架構時(shí),通常需要復雜且代價(jià)高昂的軟件移植。
  • 關(guān)鍵字: FPGA  汽車(chē)電子  微控制器  

如何用單個(gè)賽靈思FPGA數字化數百個(gè)信號

  • 如何用單個(gè)賽靈思FPGA數字化數百個(gè)信號-  在新型賽靈思 FPGA 上使用低電壓差分信號(LVDS),只需一個(gè)電阻和一個(gè)電容就能夠數字化輸入信號。由于目前這一代賽靈思器件上提供有數百個(gè) LVDS 輸入,理論上使用單個(gè) FPGA 就能夠數字化數百個(gè)模擬信號。
  • 關(guān)鍵字: 賽靈思  FPGA  LVDS  

工程師談FPGA時(shí)序約束七步法

  • 工程師談FPGA時(shí)序約束七步法-時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序約束。
  • 關(guān)鍵字: FPGA  PCB  接口電路  

FMC+ 標準將嵌入式設計推到全新的高度

  • FMC+ 標準將嵌入式設計推到全新的高度-更新后的 FPGA 夾層卡規范提供無(wú)與倫比的高 I/O 密度、向后兼容性。
  • 關(guān)鍵字: 嵌入式  FPGA  
共6410條 49/428 |‹ « 47 48 49 50 51 52 53 54 55 56 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>