<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性

輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性

作者: 時(shí)間:2017-10-20 來(lái)源:網(wǎng)絡(luò ) 收藏

  為給DSP、ASIC、和微處理器的負載點(diǎn)供電而引起的電壓輸入軌數目的增多使得電源設計更加具有挑戰性。特別是由于系統功率和工作頻率要求的增加,造成基礎設施、工業(yè)和工廠(chǎng)自動(dòng)化設備對噪聲和其他不可預測事件更加敏感。例如,系統啟動(dòng)時(shí)的錯誤輸入電壓會(huì )引起系統閂鎖、可靠性問(wèn)題甚至系統故障。

本文引用地址:http://dyxdggzs.com/article/201710/366841.htm

  本文討論如何針對或微處理器配置各種電壓輸出跟蹤和選項,來(lái)幫助實(shí)現靈敏多電源軌系統的正確啟動(dòng)和關(guān)斷。我們還將分析比率和同步跟蹤設置,用于防止的內置靜電放電二極管 (ESD) 在上升和下降輸出期間偏壓或過(guò)度受壓。這些配置可顯著(zhù)提升系統可靠性,這對保證廣泛的基礎設施系統和工廠(chǎng)車(chē)間工業(yè)設備的生產(chǎn)率和正常運行時(shí)間非常重要。

  系統配置

  圖1顯示了針對FPGA的典型應用電路配置。從3.3V最高輸入軌到2.5V第二輸入軌,我們發(fā)現一組背對背ESD二極管配置充當內部保護電路。另一組背對背ESD二極管配置是從第二輸入軌至第三輸入軌。

  圖1. FPGA輸入框圖

  我們假設一種最高輸入軌(在這個(gè)例子中為3.3V)最先啟動(dòng)的情況。然后,其將2.5V輸出軌預偏置至約1.9V,將1.8V軌預偏置至1.2V。類(lèi)似地,如果1.8V軌首先啟動(dòng),則其對2.5V和3.3V軌進(jìn)行預偏壓。在任一種情況下,ESD二極管都必須在啟動(dòng)期間導電。圖2顯示了3.3V輸入軌的電壓信號及其在啟動(dòng)前發(fā)送至2.5V軌的信號。流經(jīng)ESD二極管的充電電流取決于啟動(dòng)壓擺率、2.5V輸出電容以及任何負載。以1.8V輸出軌執行相同的啟動(dòng)情景會(huì )顯示類(lèi)似的電壓信號。

  圖2. 3.3V和2.5V預偏置的啟動(dòng)波形

  每當ESD二極管導電時(shí),其可靠性就會(huì )下降。圖3顯示了當2.5V輸入源未設定為帶有預偏置啟動(dòng)功能時(shí)3.3V和2.5V軌會(huì )發(fā)生什么情況??梢钥吹?,FPGA的內置ESD二極管在2.5V軌啟動(dòng)時(shí)受到壓力。因此,使用帶有預偏置啟動(dòng)功能的電源可避免該問(wèn)題和防止系統可能出現的閂鎖。正確的配置降壓穩壓器的輸出電壓跟蹤功能可確保所有系統電源軌一起正確軟啟動(dòng),并防止ESD二極管導電。這個(gè)簡(jiǎn)單步驟可提升系統可靠性和避免任何意外的系統電源閂鎖。

  圖3. 3.3V和2.5V的啟動(dòng)波形

  集成式FET DC/DC轉換器

  圖4顯示了輸入電壓范圍為2.7V - 5.5V的2A DC/DC轉換器的典型應用電路。只使用了幾個(gè)外圍元件,包括需要的電阻、電容和電感。轉換器集成了補償電路和功率MOSFET來(lái)保證設計可靠性、最小元件數目和可達95%的高效率。

  圖4. ISL8002B的典型應用原理圖

  轉換器的引腳5同時(shí)提供軟啟動(dòng) (SS) 和輸出跟蹤 (TR) 功能。當該引腳連接高電平時(shí),軟啟動(dòng)時(shí)間在內部設置為1ms。但是,使用外圍元件可實(shí)現各種軟啟動(dòng)方案。圖5顯示了如何使用SS/TR功能來(lái)編程外部軟啟動(dòng)時(shí)間。

  圖5. 外部軟啟動(dòng)配置

  通過(guò)設置軟啟動(dòng)電阻RSS和電容CSS可調整軟啟動(dòng)時(shí)間。相應的近似關(guān)系如式1所示:

  式1

  另外還可配置該軟啟動(dòng)功能來(lái)跟蹤其他輸出。圖6顯示了Vout1-Vout2的比率跟蹤配置。

  圖6. Vout1-Vout2的比率跟蹤

  此外,還可以通過(guò)將兩個(gè)SS/TR連接到一起來(lái)使兩個(gè)輸出電壓同時(shí)上升。類(lèi)似地,關(guān)斷功能還可相互進(jìn)行比率跟蹤,如同式1中描述的軟啟動(dòng)時(shí)間一樣。

  同步跟蹤配置如圖7所示。只需添加一個(gè)電阻分壓器,其比率與其在反饋回路中的輸出電壓感測分壓器的比率相同。在此情況下,所有輸出電壓按照主軌以相同的電壓和斜率上升。通常,所有其他輸出軌應當跟蹤最高電壓軌。然后,每個(gè)輸出將在達到其穩定點(diǎn)后分支。通過(guò)很好地控制所有輸出軌的啟動(dòng)和關(guān)斷,可防止圖1的內置ESD二極管導電或正向偏置。最重要的是,該設計技術(shù)可防止系統可靠性下降、閂鎖以及更壞的情況:系統故障。

  圖7. Vout1 - Vout2的同步跟蹤

  結束語(yǔ)

  諸如ISL8002B等集成FET式步降穩壓器,為加電和斷電期間的電壓跟蹤提供了大量易于使用的解決方案。任何系統電壓跟蹤需求幾乎都可以使用本文討論的電路進(jìn)行配置。這些配置不限于兩個(gè)穩壓器,因為它們能用于系統中的任何數量的電壓軌。只需要將所有SS/TR引腳連接到一起即可進(jìn)行比率跟蹤。另外還可使用電阻分壓器來(lái)對系統進(jìn)行同步跟蹤編程。無(wú)論是比率跟蹤還是同步跟蹤方法均可防止ESD二極管承受不必要的壓力,從而提高系統的整體可靠性。

  作者簡(jiǎn)介

  Tu Bui是Intersil公司的工業(yè)與基礎設施產(chǎn)品應用工程經(jīng)理。他負責開(kāi)關(guān)穩壓器產(chǎn)品研發(fā)及所有相關(guān)客戶(hù)應用支持工作。在加入Intersil之前,Bui先生是ATT貝爾實(shí)驗室的Technical Staff Design Engineer成員,在那里他研發(fā)和推出了超過(guò)20種世界級產(chǎn)品及產(chǎn)品族。Bui先生擁有亞利桑那大學(xué)的電氣工程學(xué)士學(xué)位 (BSEE) 和南方衛理公會(huì )大學(xué)的工程管理碩士學(xué)位。



關(guān)鍵詞: FPGA 時(shí)序控制

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>