<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

組合邏輯設計中的毛刺現象

  • 組合邏輯設計中的毛刺現象-和所有的數字電路一樣,毛刺也是FPGA電路中的棘手問(wèn)題,它的出現會(huì )影響電路工作的穩定性,可靠性,嚴重時(shí)會(huì )導致整個(gè)數字系統的誤動(dòng)作和邏輯紊亂。
  • 關(guān)鍵字: 毛刺  FPGA  電路  

FPGA管腳分配時(shí)需注意的一些事項

  • FPGA管腳分配時(shí)需注意的一些事項-設計過(guò)FPGA的原理圖,看FPGA的手冊,說(shuō)管腳的分配問(wèn)題,如時(shí)鐘管腳要用GC類(lèi)管腳,而且單端時(shí)鐘輸入時(shí)要用P類(lèi)型的管腳,不能用N類(lèi)型管腳等等。
  • 關(guān)鍵字: FPGA  

學(xué)習FPGA需要注意的幾個(gè)重要問(wèn)題

  • 學(xué)習FPGA需要注意的幾個(gè)重要問(wèn)題-如何學(xué)好FPGA呢,很多人很困惑,多數停留在基礎位置徘徊,我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。
  • 關(guān)鍵字: FPGA  數字電路  HDL語(yǔ)言  

使用Signal Tap II采集到的數據進(jìn)行Matlab仿真

  • 使用Signal Tap II采集到的數據進(jìn)行Matlab仿真-在使用FPGA進(jìn)行無(wú)線(xiàn)通信或者進(jìn)行信號處理時(shí),一般按照這樣的步驟進(jìn)行
  • 關(guān)鍵字: FPGA  Matlab仿真  SignalTapII  

FPGA專(zhuān)家教您如何在FPGA設計中使用HLS

  • FPGA專(zhuān)家教您如何在FPGA設計中使用HLS-Luke Miller并非一開(kāi)始就是HLS(高層次綜合)的倡導者。在使用早期的工具版本的時(shí)候,他似乎有過(guò)一些糟糕的經(jīng)歷。
  • 關(guān)鍵字: FPGA  HLS  

深度學(xué)習算法有望在FPGA和超級計算機上運行

  • 深度學(xué)習算法有望在FPGA和超級計算機上運行-由NSF資助的一個(gè)研究項目,目前正在研究如何使用RDMA高性能連接器將深度學(xué)習算法在FPGA和跨系統之間運行;另一個(gè)由Andrew Ng和兩個(gè)超算專(zhuān)家牽頭的項目,則希望把模型放在超級計算機上,給它們一個(gè)Python接口。
  • 關(guān)鍵字: FPGA  深度學(xué)習  人工智能  

不可錯過(guò)的400Gbps以太網(wǎng)演示

  • 不可錯過(guò)的400Gbps以太網(wǎng)演示-在那里,毫無(wú)疑問(wèn)你會(huì )駐足在賽靈思展位前(# 23)觀(guān)看一個(gè)基于賽靈思Virtex UltraScale VU095 FPGA評估板VCU109的Spirent 400G以太網(wǎng)測試系統,該系統連接四個(gè)100Gbps的住友電工 CFP4 LR4光模塊。
  • 關(guān)鍵字: 賽靈思  FPGA  光模塊  

一個(gè)FPGA中現在可集成多少32位RISC處理器?

  • 一個(gè)FPGA中現在可集成多少32位RISC處理器?-Jan Gray是在FPGA中集成32位RISC處理器的專(zhuān)家,他寫(xiě)了一篇博客叫作FPGA CPU 新聞,副標題為 “使用FPGA開(kāi)發(fā)并行計算機體系架構”。
  • 關(guān)鍵字: FPGA  RISC處理器  

基于FPGA開(kāi)放流程的SDN轉發(fā)引擎

  • 基于FPGA開(kāi)放流程的SDN轉發(fā)引擎-博主Greg Ferro在其Ethereal Mind網(wǎng)頁(yè)上發(fā)布了一則關(guān)于 Corsa Technology簡(jiǎn)短博客信息,提到Corsa公司制作了一對基于FPGA開(kāi)放流程的SDN轉發(fā)引擎。Ferro同時(shí)簡(jiǎn)單討論了此引擎是否適用于WANs網(wǎng)絡(luò )。
  • 關(guān)鍵字: SDN  FPGA  WAN  

嵌入式視覺(jué)系統的構建模塊

  • 嵌入式視覺(jué)系統的構建模塊-在本文中我們將會(huì )介紹嵌入式視覺(jué)系統的高級元素;如何簡(jiǎn)便快捷地使用軟件 API 和 IP 庫構建嵌入式視覺(jué)系統,如何把算法開(kāi)發(fā)的增值部分添加到圖像處理鏈中。
  • 關(guān)鍵字: FPGA  嵌入式  

片內時(shí)鐘的組合思路和設計技巧

  • 片內時(shí)鐘的組合思路和設計技巧-我們都知道,當奇數個(gè)反相器串聯(lián)在一起,并且把最后一級的輸出反饋給第一級的輸入時(shí),在邏輯上會(huì )產(chǎn)生震蕩,這樣的電路結構通常被稱(chēng)為Ring OSC。
  • 關(guān)鍵字: FPGA  RingOSC  片內時(shí)鐘  

DTU產(chǎn)品在橋隧監測系統中的應用

  • DTU產(chǎn)品在橋隧監測系統中的應用-橋梁的應變監測系統中主要的部分就是橋梁應力信號的采集控制,通過(guò)對橋梁結構的應力監測系統特點(diǎn)進(jìn)行詳細分析基礎上,,將FPGA嵌入式技術(shù)和無(wú)線(xiàn)網(wǎng)絡(luò )技術(shù)相結合,橋梁應力采集模塊實(shí)現橋梁應力數據采集以及A/D轉換,應力數據經(jīng)串口到GPRS DTU,然后轉換為T(mén)CP/IP數據包,使用GPRSDTU通過(guò)GPRS 網(wǎng)絡(luò )傳送至Internet再發(fā)送數據到遠端的Web服務(wù)器,從而實(shí)現橋梁應力數據的實(shí)時(shí)遠程檢測監控。
  • 關(guān)鍵字: DTU產(chǎn)品  監測系統  FPGA  嵌入式技術(shù)  

fpga最小系統設計和原理圖解析

  • fpga最小系統設計和原理圖解析- FPGA(Field-Programmable Gate Array),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。
  • 關(guān)鍵字: fpga  

fpga設計與應用:智能小車(chē)設計方案

  • fpga設計與應用:智能小車(chē)設計方案-整個(gè)系統由發(fā)送端(智能小車(chē)部分)和接收端(控制臺:控制和顯示部分)組成
  • 關(guān)鍵字: fpga  
共6410條 54/428 |‹ « 52 53 54 55 56 57 58 59 60 61 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>