<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

FPGA的過(guò)去,現在和未來(lái)

  • FPGA的過(guò)去,現在和未來(lái)-自Xilinx在1984年創(chuàng )造出FPGA以來(lái),這種可編程邏輯器件憑借性能、上市時(shí)間、成本、穩定性和長(cháng)期維護方面的優(yōu)勢,在通信、醫療、工控和安防等領(lǐng)域占有一席之地,在過(guò)去幾年也有極高的增長(cháng)率。而進(jìn)入了最近兩年,由于云計算、高性能計算和人工智能的繁榮,擁有先天優(yōu)勢的FPGA的關(guān)注度更是到達了前所未有的高度。本文從基礎出發(fā)談及FPGA的過(guò)去、現在與未來(lái)。
  • 關(guān)鍵字: fpga  xilinx  英特爾  

FPGA應用和設計要點(diǎn)詳細解析

  • FPGA應用和設計要點(diǎn)詳細解析-FPGA的用處比我們平時(shí)想象的用處更廣泛,原因在于其中集成的模塊種類(lèi)更多,而不僅僅是原來(lái)的簡(jiǎn)單邏輯單元(LE)。早期的FPGA相對比較簡(jiǎn)單,所有的功能單元僅僅由管腳、內部buffer、LE、RAM構建而成,LE由LUT(查找表)和D觸發(fā)器構成,RAM也往往容量非常小
  • 關(guān)鍵字: fpga  

fpga是什么?fpga經(jīng)典設計與應用:基于FPGA的高速AD轉換系統

  • fpga是什么?fpga經(jīng)典設計與應用:基于FPGA的高速AD轉換系統-在雷達設計中,需要對接收到的信號首先進(jìn)行模數轉換,其轉換速度和準確性直接決定了之后FFT等運算的準確性,最終影響雷達測量精度。介紹了一種基于FPGA,利用芯片ADS7890實(shí)現一種快速14位串行AD轉換,對系統的軟件和硬件做了說(shuō)明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
  • 關(guān)鍵字: fpga  

FPGA基于CORDIC算法的求平方實(shí)現

  • FPGA基于CORDIC算法的求平方實(shí)現-CORDIC是在沒(méi)有專(zhuān)用乘法器(最小化門(mén)數量)情況下,一組完成特定功能的算法,包括平方、超越、Log、sin/cos/artan。原理為連續的旋轉一個(gè)較小的角度,以一定精度逼近想要的角度。
  • 關(guān)鍵字: FPGA  CORDIC  

時(shí)序分析中的一些基本概念

  • 時(shí)序分析中的一些基本概念-時(shí)序分析時(shí)FPGA設計中永恒的話(huà)題,也是FPGA開(kāi)發(fā)人員設計進(jìn)階的必由之路。慢慢來(lái),先介紹時(shí)序分析中的一些基本概念。
  • 關(guān)鍵字: FPGA  時(shí)序分析  周期抖動(dòng)  

使用VIVADO對7系列FPGA的高效設計心得

  • 使用VIVADO對7系列FPGA的高效設計心得-隨著(zhù)xilinx公司進(jìn)入20nm工藝,以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn),與其配套的EDA工具——新一代高端FPGA設計軟件VIVADO也備受關(guān)注和飽受爭議。
  • 關(guān)鍵字: FPGA  VIVADO  賽靈思  

Board從入門(mén)到精通系列(六)

  • Board從入門(mén)到精通系列(六)-由于更新了開(kāi)發(fā)工具,所以本篇博客有必要重復前面的內容,今天首先演示如何利用Vivado開(kāi)發(fā)純邏輯工程,即只在PL上進(jìn)行開(kāi)發(fā)。
  • 關(guān)鍵字: FPGA  Vivado  OpenRISC  

ZYNQ器件的啟動(dòng)配置方法

  • ZYNQ器件的啟動(dòng)配置方法-無(wú)任是用CPU作為系統的主要器件,還是用FPGA作為系統的主要器件,系統設計中首先要考慮到的問(wèn)題就是處理器的啟動(dòng)加載問(wèn)題。
  • 關(guān)鍵字: FPGA  XILINX  賽靈思  

Board從入門(mén)到精通(五):軟硬件協(xié)同設計

  • Board從入門(mén)到精通(五):軟硬件協(xié)同設計-Zynq最大的優(yōu)勢在于,同時(shí)具備軟件、硬件、IO可編程,即All Programmable。在設計Zynq過(guò)程中,同樣要建立一種意識,就是從原來(lái)單純的軟件思維(或單純的硬件思維)中解脫,轉向軟硬件協(xié)同設計的開(kāi)發(fā)方法。
  • 關(guān)鍵字: Board  Zynq  FPGA  

FPGA開(kāi)發(fā)基本流程

  • FPGA開(kāi)發(fā)基本流程-FPGA是可編程芯片,因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設備,軟件即是相應的HDL程序以及最新才流行的嵌入式C程序。
  • 關(guān)鍵字: FPGA  微電子  SOC  

從可編程器件發(fā)展看FPGA未來(lái)趨勢

  • 從可編程器件發(fā)展看FPGA未來(lái)趨勢-可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個(gè)階段,即從20世紀70年代初到70年代中為第1段,20世紀70年代中到80年代中為第2階段,20世紀80年代到90年代末為第3階段,20世紀90年代末到目前為第4階段。
  • 關(guān)鍵字: FPGA  可編程器件  賽靈思  

底層內嵌功能單元與軟核、硬核以及固核

  • 底層內嵌功能單元與軟核、硬核以及固核-內嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?,F在越來(lái)越豐富的內嵌功能單元,使得單片FPGA 成為了系統級的設計工具,使其具備了軟硬件聯(lián)合設計的能力,逐步向SOC 平臺過(guò)渡。
  • 關(guān)鍵字: FPGA  賽靈思  DLL  

數字時(shí)鐘管理模塊與嵌入式塊RAM

  • 數字時(shí)鐘管理模塊與嵌入式塊RAM-業(yè)內大多數FPGA 均提供數字時(shí)鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進(jìn)的FPGA 提供數字時(shí)鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時(shí)鐘綜合,且能夠降低抖動(dòng),并實(shí)現過(guò)濾功能。
  • 關(guān)鍵字: 數字時(shí)鐘管理  FPGA  賽靈思  

FPGA主要功能模塊介紹(1)

  • FPGA主要功能模塊介紹(1)-可編程輸入/ 輸出單元簡(jiǎn)稱(chēng)I/O 單元,是芯片與外界電路的接口部分,完成不同電氣特性下對輸入/ 輸出信號的驅動(dòng)與匹配要求,其示意結構如圖2-4 所示。FPGA 內的I/O 按組分類(lèi),每組都能夠獨立地支持不同的I/O標準。
  • 關(guān)鍵字: FPGA  CLB  賽靈思  

Verilog HDL簡(jiǎn)明教程(part1)

  • Verilog HDL簡(jiǎn)明教程(part1)-Verilog HDL是一種硬件描述語(yǔ)言,用于從算法級、門(mén)級到開(kāi)關(guān)級的多種抽象設計層次的數字系統建模。被建模的數字系統對象的復雜性可以介于簡(jiǎn)單的門(mén)和完整的電子數字系統之間。數字系統能夠按層次描述,并可在相同描述中顯式地進(jìn)行時(shí)序建模。
  • 關(guān)鍵字: VerilogHDL  FPGA  
共6410條 55/428 |‹ « 53 54 55 56 57 58 59 60 61 62 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>