<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga-nios

基于A(yíng)D9430的數據采集系統設計

  • 摘   要:本文介紹了高速ADC AD9430的功能,詳細說(shuō)明了使用高速FPGA來(lái)控制AD9430構成高速(140MSPS)、高精度(12位)數據采集系統的設計方法,并給出了具體實(shí)現的系統框圖和測試結果。關(guān)鍵詞:數據采集;FPGA;AD9430引言結合實(shí)際任務(wù)的要求,本文提出了一種基于A(yíng)D9430的高速數據采集系統,主要用于采集雷達回波。在這個(gè)系統中,選用高速邏輯器件控制A/D轉換和FIFO存儲,同時(shí)通過(guò)FPDP(Front Panel Data Port)總線(xiàn)將采集的數據發(fā)送出去。由
  • 關(guān)鍵字: AD9430  FPGA  數據采集  

基于FPGA的非對稱(chēng)同步FIFO設計

  • 摘    要:本文在分析了非對稱(chēng)同步FIFO的結構特點(diǎn)及其設計難點(diǎn)的基礎上,采用VHDL描述語(yǔ)言,并結合FPGA,實(shí)現了一種非對稱(chēng)同步FIFO的設計。關(guān)鍵詞:非對稱(chēng)同步FIFO;VHDL;FPGA;DLL;BlockRAM引言FIFO是一種常用于數據緩存的電路器件,可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應用,例如在某數據采集和處理系統中,需要通過(guò)同步FIFO來(lái)連接8位A/D和16位數據總線(xiàn)的MCU,但是由于目前同步FIFO器件的輸入與輸
  • 關(guān)鍵字: BlockRAM  DLL  FPGA  VHDL  非對稱(chēng)同步FIFO  存儲器  

基于FPGA的高速數字鎖相環(huán)的設計與實(shí)現

  • 摘    要:本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時(shí)間的方案,并詳細介紹了該方案基于FPGA的實(shí)現方法。通過(guò)對所設計的鎖相環(huán)進(jìn)行計算機仿真和硬件測試,表明該方案確實(shí)可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞:數字鎖相環(huán)(DPLL);捕獲時(shí)間;FPGA;VHDL引言捕獲時(shí)間是鎖相環(huán)的一個(gè)重要參數,指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時(shí)間。在一些系統中,如跳頻通信系統,由于系統工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次,甚至高達上萬(wàn)次),要求鎖相環(huán)能夠對信號相位快速捕獲。因此
  • 關(guān)鍵字: FPGA  VHDL  捕獲時(shí)間  數字鎖相環(huán)(DPLL)  

集系統級FPGA芯片XCV50E的結構與開(kāi)發(fā)

  • VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片,可用來(lái)進(jìn)行數十萬(wàn)邏輯門(mén)級的系統設計和百兆赫茲級的高速電路設計。
  • 關(guān)鍵字: FPGA  50E  XCV  50    

基于FPGA的光柵尺信號智能接口模塊

  • 介紹了一種基于A(yíng)LTERA公司大規??删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細分、辨向電路、計數電路、接口處理電路的設計原理,風(fēng)時(shí)給出了詳細的電路和仿真波形。
  • 關(guān)鍵字: FPGA  光柵  信號  模塊    

基于FPGA的同步測周期高精度數字頻率計的設計

  • 摘    要:本文介紹了一種同步測周期計數器的設計,并基于該計數器設計了一個(gè)高精度的數字頻率計。文中給出了計數器的VHDL編碼,并對頻率計的FPGA實(shí)現進(jìn)行了仿真驗證,給出了測試結果。關(guān)鍵詞:頻率計;VHDL;FPGA;周期測量 在現代數字電路設計中,采用FPGA結合硬件描述語(yǔ)言VHDL可以設計出各種復雜的時(shí)序和邏輯電路,具有設計靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA,采用同步測周期的方法來(lái)實(shí)現寬頻段高精度數字頻率計的設計。 圖1 同步測周期計數器
  • 關(guān)鍵字: FPGA  VHDL  頻率計  周期測量  

軟體當家的硬體設計走向

  • 在過(guò)去,想獲得更隹的嵌入式產(chǎn)品功能,設計者想到的不二法門(mén)往往是采用更新一代的晶片制程技術(shù),要不然,這樣的硬體設計取向至少能提供更小的尺寸,或更低的成本,而維持一定的功能水準
  • 關(guān)鍵字: 嵌入式  FPGA  DSP  

Cyclone II FPGA滿(mǎn)足低成本大批量應用需求

  • 2004年8月A版   Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,邏輯容量大了三倍多,可滿(mǎn)足低成本大批量應用需求。 市場(chǎng)驅動(dòng)力   隨著(zhù)低復雜度FPGA器件成本的不斷下降,具有靈活性和及時(shí)面市優(yōu)勢的FPGA與 ASIC相比更有競爭性,在數字消費市場(chǎng)上的應用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬(wàn)片,在全球擁有3,000多位客戶(hù),對大批量低成本數字消費市場(chǎng)有著(zhù)巨大的影響,該市場(chǎng)消納了三分之一的器件
  • 關(guān)鍵字: FPGA  嵌入式  

NIOS軟核處理器的Linux引導程序U-boot設計

  • 針對將cClinux向Nios處理器移植過(guò)程中的啟動(dòng)加載程序U-boot bootloader進(jìn)行研究。
  • 關(guān)鍵字: U-boot  Linux  NIOS  軟核處理器    

基于FPGA的HDLC轉E1傳輸控制器的實(shí)現

  • 摘    要:本文介紹了一種用FPGA實(shí)現的HDLC轉E1的協(xié)議控制器,能實(shí)現將速率為N
  • 關(guān)鍵字: E1  FPGA  HDLC  幀結構  

基于Nios軟核的嵌入式Internet系統設計

  • 基于Nios軟核的嵌入式Internet系統設計,介紹如何在A(yíng)ltera開(kāi)發(fā)平臺上,使用Nios軟核CPU來(lái)構建嵌入式Internet系統。
  • 關(guān)鍵字: 系統  設計  Internet  嵌入式  Nios  軟核  基于  

嵌入式系統中FPGA的被動(dòng)串行配置方式

  • 嵌入式系統中FPGA的被動(dòng)串行配置方式,介紹一種在嵌放式系統中使用微處理器被動(dòng)串行配置方式實(shí)現對FPGA配置的方案,將系統程序及配置文件存在系統Flash中,利用微處理器的I/O口產(chǎn)生配置時(shí)序,省去配置器件;討論FPGA的各種配置方式及各種配置文件的使用。
  • 關(guān)鍵字: 配置  方式  串行  被動(dòng)  系統  FPGA  嵌入式  

采用Nios定制指令的嵌入式系統優(yōu)化設計

  • 采用Nios定制指令的嵌入式系統優(yōu)化設計,Altera公司的Nios軟核處理器以其低成本,設計靈活等特點(diǎn),在嵌入式應用領(lǐng)域得到廣泛的應用。采用Nios處理器的定制指令,可以把用戶(hù)自定義的功能直接添加到Nios CPU的算術(shù)邏輯單元中,加快專(zhuān)項任務(wù)的執行,以達到優(yōu)化目的。
  • 關(guān)鍵字: 系統  優(yōu)化  設計  嵌入式  指令  Nios  定制  采用  

數字頻率合成器的FPGA實(shí)現

  • 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn),給出了用ACEX 1K系列器件EP1K10TC144-1實(shí)現數字頻率合成器的工作原理、設計思路、電路結構和仿真結果。
  • 關(guān)鍵字: FPGA  數字頻率合成器    

基于MicroBlaze軟核的FPGA片上系統設計

  • 分析軟處理器MicroBlaze的體系結構,給出MicroBlaze內核在軟件無(wú)線(xiàn)電系統中的應用,實(shí)現SOPC(可編程系統芯片)。
  • 關(guān)鍵字: MicroBlaze  FPGA  軟核  片上系統    
共6521條 431/435 |‹ « 426 427 428 429 430 431 432 433 434 435 »

fpga-nios介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga-nios!
歡迎您創(chuàng )建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>