<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga-nios

MC33289在汽車(chē)防抱死制動(dòng)系統中的應用

  • 摘   要:MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅動(dòng)器。本文將其應用在汽車(chē)防抱死制動(dòng)系統(ABS)中 ,通過(guò)CPU和FPGA的設計,實(shí)現在驅動(dòng)電磁閥的同時(shí)對電磁閥及整個(gè)驅動(dòng)部分進(jìn)行靜態(tài)和動(dòng)態(tài)檢測的功能。關(guān)鍵詞:MC33289;防抱死制動(dòng)系統(ABS);FPGA MC33289性能MC33289是Motorola公司推出的高端驅動(dòng)芯片,主要應用在汽車(chē)和工業(yè)領(lǐng)域驅動(dòng)電磁閥等典型的感性負載。此器件在同一表貼封裝中包含兩個(gè)功率輸出開(kāi)關(guān),每個(gè)開(kāi)關(guān)由一個(gè)
  • 關(guān)鍵字: FPGA  MC33289  防抱死制動(dòng)系統(ABS)  

高速大容量數據采集板卡的SDRAM控制器設計

  • 摘  要:本文對高速、高精度大容量數據采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論,詳細介紹了基于FPGA的SDRAM控制器的設計、命令組合以及設計仿真時(shí)序,并將該技術(shù)應用于基于PCI總線(xiàn)的100MHz單通道 AD9432高速大容量數據采集板卡,最后給出了板卡測試結果。關(guān)鍵詞:SDRAM;FPGA;AD9432 引言高速數據采集具有系統數據吞吐率高的特點(diǎn),要求系統在短時(shí)間內能夠傳輸并存儲采集結果。因此,采集數據的快速存儲能力和容量是制約加快系統速度和容許采集時(shí)間的主要因素之一。通常用于數據采
  • 關(guān)鍵字: AD9432  FPGA  SDRAM  存儲器  

I2C總線(xiàn)控制器的VHDL設計及實(shí)現

  • 摘    要:本文用VHDL設計了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線(xiàn)控制器,介紹了詳細的設計思路和在FPGA中的實(shí)現,并給出了在嵌入式系統設計中的使用方法。關(guān)鍵詞:I2C總線(xiàn);VHDL;FPGA 引言I2C總線(xiàn)以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數字系統中獲得了廣泛的應用。尤其在嵌入式系統中,I2C總線(xiàn)被普遍用來(lái)連接CPU/MCU和外圍器件。I2C總線(xiàn)規范經(jīng)過(guò)十幾年的實(shí)踐,發(fā)展了多層標準。從傳輸速率上劃分,有標準模式(100Kbit/s),快速模式(400Kbit/s),高速模式(3
  • 關(guān)鍵字: FPGA  I2C總線(xiàn)  VHDL  

將處理器集成入FPGA的整合之道

  • 引言現有的FPGA設計策略只是將FPGA看作一個(gè)單個(gè)元件,且需要依靠HDL輸入(HDL capture)和仿真的手段來(lái)進(jìn)行元件設計和驗證。而在將處理器集成入FPGA,試圖在可編程部件中成就一個(gè)完全內嵌的系統時(shí),其所呈現出的復雜性是現有方法無(wú)法有效解決的。若想對嵌入到FPGA中基于處理器的整個(gè)數字系統進(jìn)行輸入、運行及調試,工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設計工具,在一個(gè)集成化的FPGA執行環(huán)境中協(xié)調工作的理想設計平臺。本文概述了開(kāi)發(fā)這種系統所必須面對的各種設計挑戰,并講解了Altium公司的最新電子
  • 關(guān)鍵字: FPGA  

CPLD在合成孔徑雷達目標模擬視頻板設計中的應用

  • 摘  要:本文介紹了一種合成孔徑雷達目標模擬視頻板卡的設計實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開(kāi)發(fā)系統實(shí)現。由于采用該器件,簡(jiǎn)化了電路設計,減小了設備體積,同時(shí)也使設備的可靠性和設計的靈活性大大提高。關(guān)鍵詞:合成孔徑雷達;FPGA/CPLD;PCI接口;乒乓結構引言合成孔徑雷達(Synthetic Aperture Radar,簡(jiǎn)稱(chēng)SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎,以高速數字處理和精確運動(dòng)補償為前提條件的高分辨率成像雷達。對于合成孔徑雷達成像處
  • 關(guān)鍵字: FPGA/CPLD  PCI接口  合成孔徑雷達  乒乓結構  

基于FPGA的神經(jīng)元自適應PID控制器設計

  • 摘    要:本文提出了一種用FPGA實(shí)現神經(jīng)元自適應PID控制器的方案,采用modelsim 5.6d進(jìn)行仿真驗證并在Synplify Pro 7.1平臺上進(jìn)行綜合,結果表明該方案具有運算速度快、精度高和易于實(shí)現的特點(diǎn)。關(guān)鍵詞:神經(jīng)元;PID;FPGA;BP神經(jīng)網(wǎng)絡(luò )引言迄今為止,PID控制器因其具有結構簡(jiǎn)單、容易實(shí)現等特點(diǎn),仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線(xiàn)性和時(shí)變特性時(shí),傳統的PID 控制器往往難以獲得滿(mǎn)意的控制效果。神經(jīng)網(wǎng)絡(luò )以其強大
  • 關(guān)鍵字: BP神經(jīng)網(wǎng)絡(luò )  FPGA  PID  神經(jīng)元  

基于FPGA的專(zhuān)用信號處理器設計和實(shí)現

  • 摘 要:本文介紹基于FPGA、用VHDL語(yǔ)言編程實(shí)現矢量脫靶量測量專(zhuān)用信號處理器的方法。有效利用FPGA片內硬件資源,無(wú)需外圍電路,高度集成,實(shí)現了對復數數據進(jìn)行去直流、加窗、512點(diǎn)FFT和求模平方運算。 關(guān)鍵詞:512點(diǎn)FFT;FPGA;蝶形運算 前言矢量脫靶量測量系統中,信號處理電路模塊的主要任務(wù)是完成目標檢測、數據存儲以及給其它單元控制信號。系統所進(jìn)行的目標檢測需要計算信號的功率譜,所以先要對采集到的多通道(8路)數據按512點(diǎn)為一幀,作FFT處理,得到其頻譜。為了監測接收機工作狀態(tài),需要在頻域
  • 關(guān)鍵字: 512點(diǎn)FFT  FPGA  蝶形運算  

一種基于FPGA的直接序列擴頻基帶處理器

  • 摘    要:本文設計實(shí)現了一種基于FPGA的直接序列擴頻基帶處理器,并闡述了其基本原理和設計方案。關(guān)鍵詞:擴頻;FPGA;數字匹配濾波器;基帶處理器引言擴頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實(shí)現碼分多址等許多優(yōu)點(diǎn),已成為無(wú)線(xiàn)通信物理層的主要通信手段。本文設計開(kāi)發(fā)了一種基于直接序列擴頻技術(shù)(DS-SS)的基帶處理器。直接序列擴頻通信直接序列擴頻通信系統原理框圖如圖1所示。該處理器由FPGA芯片,完成圖1中兩虛線(xiàn)框所示的基帶信號處理部分。擴頻方式為11位bar
  • 關(guān)鍵字: FPGA  基帶處理器  擴頻  數字匹配濾波器  

用FPGA技術(shù)實(shí)現某新型通信設備中PCM碼流處理

  • 摘    要:本文根據FPGA器件的特點(diǎn),介紹了應用FPGA設計某通信設備中PCM碼流處理模塊的一種方案。并就設計中遇到的問(wèn)題進(jìn)行了分析。關(guān)鍵詞:FPGA;RAM引言由于FPGA器件可實(shí)現所有數字電路功能 ,具有結構靈活、設計周期短、硬件密度高和性能好等優(yōu)點(diǎn),在高速信號處理領(lǐng)域顯示出愈來(lái)愈重要的作用。本文研究了基于FPGA技術(shù)對PCM碼流進(jìn)行處理的實(shí)現方法。變換后的數據寫(xiě)入RAM,與DSP配合可完成復雜的信號處理功能。設計方案某新型通信設備中,在完成調度功能的板子上,需要進(jìn)行
  • 關(guān)鍵字: FPGA  RAM  存儲器  

DSP和FPGA在圖像傳輸系統中的應用和實(shí)現

  • 摘    要:本文重點(diǎn)介紹基于DSP和FPGA、采用中頻數字化方法,以及QPSK擴頻調制技術(shù)來(lái)實(shí)現圖像的無(wú)線(xiàn)傳輸。對擴頻通信系統的同步問(wèn)題提出了一種實(shí)現方法,并給出了部分實(shí)驗結果。關(guān)鍵詞:圖像傳輸;擴頻通信;同步;FPGA;DSP 視頻通信是目前計算機和通信領(lǐng)域的一個(gè)熱點(diǎn)。而無(wú)線(xiàn)擴頻與有線(xiàn)相比,有其固有的優(yōu)越性,如聯(lián)網(wǎng)方便、費用低廉等。所以開(kāi)發(fā)無(wú)線(xiàn)擴頻實(shí)時(shí)圖像傳輸系統有很高的實(shí)用價(jià)值。 系統設計在短距離通信中,通??梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
  • 關(guān)鍵字: DSP  FPGA  擴頻通信  同步  圖像傳輸  

頻分分路中高速FFT的實(shí)現

  • 摘    要:本文介紹了多相陣列FFT在星上多載波數字化分路中的應用,并針對星上處理的實(shí)時(shí)高速處理要求,提出了一種FFT的實(shí)現方案,并用一片FPGA芯片驗證了其正確性和可行性。關(guān)鍵詞:FFT;FPGA;頻分分路 多載波信號的數字化分路是衛星通信星上處理技術(shù)的關(guān)鍵技術(shù)之一,數字化分路技術(shù)主要有并行濾波器組分路、樹(shù)形濾波器組分路和多相陣列FFT分路三種。在通道數較多時(shí),多相陣列FFT有效地使用了抽取技術(shù),且FFT算法具有很高的計算效率,本文所討論的就是該方法中FFT的實(shí)現。
  • 關(guān)鍵字: FFT  FPGA  頻分分路  

基于FPGA的可編程定時(shí)器/計數器8253的設計與實(shí)現

  • 摘    要:本文介紹了可編程定時(shí)器/計數器8253的基本功能,以及一種用VHDL語(yǔ)言設計可編程定時(shí)器/計數器8253的方法,詳述了其原理和設計思想,并利用Altera公司的FPGA器件ACEX 1K予以實(shí)現。關(guān)鍵詞:FPGA;IP;VHDL 引言在工程上及控制系統中,常常要求有一些實(shí)時(shí)時(shí)鐘,以實(shí)現定時(shí)或延時(shí)控制,如定時(shí)中斷,定時(shí)檢測,定時(shí)掃描等,還要求有計數器能對外部事件計數。要實(shí)現定時(shí)或延時(shí)控制,有三種主要方法:軟件定時(shí)、不可編程的硬件定時(shí)、可編程的硬件定時(shí)器。其中可編
  • 關(guān)鍵字: FPGA  IP  VHDL  

256級灰度LED點(diǎn)陣屏顯示原理及基于FPGA的電路設計

  • 摘    要:本文提出了一種LED點(diǎn)陣屏實(shí)現256級灰度顯示的新方法。詳細分析了其工作原理。并依據其原理,設計出了基于FPGA 的控制電路。關(guān)鍵詞:256級灰度;LED點(diǎn)陣屏;FPGA;電路設計 引言256級灰度LED點(diǎn)陣屏在很多領(lǐng)域越來(lái)越顯示出其廣闊的應用前景,本文提出一種新的控制方式,即逐位分時(shí)控制方式。隨著(zhù)大規??删幊踢壿嬈骷某霈F,由純硬件完成的高速、復雜控制成為可能。 逐位分時(shí)點(diǎn)亮工作原理所謂逐位分時(shí)點(diǎn)亮,即從一個(gè)字節數據中依次提取出一位數據,分8次點(diǎn)亮對應的像
  • 關(guān)鍵字: 256級灰度  FPGA  LED點(diǎn)陣屏  電路設計  發(fā)光二極管  LED  

一種高效的復信號處理芯片設計

  • 摘    要:本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分,接收3組ADC的輸出復數據,依次完成去直流、加窗、512點(diǎn)FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中,加窗、512點(diǎn)FFT和求功率譜復用一個(gè)蝶形單元。本芯片由單片FPGA實(shí)現,計算精度高、速度較快,滿(mǎn)足雷達系統的實(shí)時(shí)處理要求。關(guān)鍵詞:  FFT;蝶形單元;塊浮點(diǎn);功率譜; FPGA 引言復信號處理芯片是某雷達系統的一部分。雷達系統的實(shí)時(shí)處理特點(diǎn)要求芯片運
  • 關(guān)鍵字: FFT  FPGA  蝶形單元  功率譜  塊浮點(diǎn)  

采用FPGA實(shí)現脈動(dòng)陣列

  • 微電子學(xué)的發(fā)展徹底改變了計算機的設計:集成電路技術(shù)增加了能夠安裝到單個(gè)芯片中的元器件數目及其復雜度。因此,采用這種技術(shù)可以構建低成本、專(zhuān)用的外圍器件,從而迅速地解決復雜的問(wèn)題。
  • 關(guān)鍵字: FPGA  脈動(dòng)  陣列    
共6521條 430/435 |‹ « 426 427 428 429 430 431 432 433 434 435 »

fpga-nios介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga-nios!
歡迎您創(chuàng )建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>