低功耗FPGA設計技術(shù)

一、前言
　　
　　 隨著(zhù)系統功率預算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎設施而言，電路板冷卻、機箱體積小型化以及系統可靠性在系統設計中都起著(zhù)重要的作用。對e-應用，電池壽命、熱耗散和小體積尺寸是主要的設計難點(diǎn)。選用智能器件，輔以正確的設計技巧增加了符合功率預算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價(jià)。Actel公司的抗熔斷型FPGA提供低功耗且高性能應用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細描述了器件的結構特點(diǎn)與設計技巧。
　　
　　二、抗熔斷型FPGA的結構與特點(diǎn)
　　
　　 Actel公司的抗熔斷型FPGA是用先進(jìn)的CMOS工藝制作的，內部采用專(zhuān)利的金屬-金屬抗熔斷元件?？谷蹟嗷ミB就象純金屬互連一樣，而與用晶體管開(kāi)關(guān)的SRAM互連截然不同?？谷蹟嘟Y構消除了CRAM互連開(kāi)關(guān)中圖騰柱結構的功耗，并且縮小了器件的尺寸，使全部連線(xiàn)資源都位于硅片的頂部。這種結構可以更形象地用掩埋在金屬層上的“模塊海洋”來(lái)描述，極大地減少了芯片的尺寸以及開(kāi)關(guān)的電阻與電容，從而降低了功耗（圖1）。
　　
　　 分段式連線(xiàn)資源
　　
　　 該類(lèi)器件采用分段式連線(xiàn)資源，其容量是連線(xiàn)的長(cháng)度，寬度和負載的函數。分段式連線(xiàn)較全長(cháng)式短，因而電容也較小。分段結構還允許切斷未使用連線(xiàn)，進(jìn)一步減小了電容。當信號需要傳輸較長(cháng)距離時(shí)，可將多個(gè)線(xiàn)段連接在一起，這是通過(guò)連線(xiàn)開(kāi)關(guān)完成的。由于這類(lèi)開(kāi)關(guān)是快速且低功耗的，因此不會(huì )增加功耗與延時(shí)。eX以及SX/SX-A結構采用稱(chēng)為Fastconnet與Directconnect兩種創(chuàng )新的局部連線(xiàn)資源將邏輯塊連接在一起。此外，器件還具有由不同段長(cháng)度組成的其它連線(xiàn)資源，以備需要較長(cháng)距離的連線(xiàn)信號連接使用。
　　
　　 低功耗模式引腳
　　
　　 eX器件提供一個(gè)專(zhuān)用的低功耗引腳，這是降低功耗的又一種手段。它能關(guān)閉所有的內部電荷泵，將靜態(tài)電流降低至幾乎為0。當然用戶(hù)必須細心地處理某些邊緣效應，這將在下文詳細討論。
　　
　　 細晶粒結構
　　
　　 粗晶粒PLD與FPGA邏輯的效率比Actel細晶粒邏輯塊低，因而浪費了很多邏輯功能。Actel eX，SX/SX-A系列是在細晶粒4輸入MUX基本結構上構建的，且備有多個(gè)控制輸入。一個(gè)單元能實(shí)現多達5個(gè)輸入的邏輯功能，使邏輯映射功能更有效。這種細晶粒結構與大量的且分段的連線(xiàn)資源相結合，有助于在不犧牲性能的前提下降低功耗。
　　
　　 非易失性與通電時(shí)即時(shí)工作
　　
　　 由于A(yíng)ctel FPGA采用抗熔斷技術(shù)，本質(zhì)上是非易失性的，在通電時(shí)能即時(shí)工作，器件在通電序列中無(wú)需進(jìn)行重構，信息是永久性編程的，信息的存儲與保持不消耗電流，從而減小靜態(tài)電流，降低功耗。器件不必攜帶通電系統引導程序的PROM，因而是一種高性能的單片解決方案。
　　
　　三、降低功耗的設計技巧
　　
　　 基于CMOS的設計主要消耗三類(lèi)切率：內部的（短路）、漏電的（靜態(tài)的）以及開(kāi)關(guān)的（電容）。當門(mén)電路瞬變時(shí)，VDD與地之間短路連接消耗內部功率。漏電功耗是CMOS工藝普遍存在的寄生效應引起的。而開(kāi)關(guān)功耗則是自負載電容,放電造成的。開(kāi)關(guān)功耗與短路功耗合在一起稱(chēng)為動(dòng)態(tài)功耗。下面介紹降低靜態(tài)功耗和動(dòng)態(tài)功耗的設計技巧。
　　
　　 降低靜態(tài)功耗
　　
　　 雖然靜態(tài)電流與動(dòng)態(tài)電流相比可以忽略不計，然而對電池供電的手持設備就顯得十分重要，在設備通電而不工作時(shí)更是如此。靜態(tài)電流的因素眾多，包括處于沒(méi)有完全關(guān)斷或接通的狀態(tài)下的I/O以及內部晶體管的工作電流、內部連線(xiàn)的電阻、輸入與三態(tài)電驅動(dòng)器上的拉或下拉電阻。在易失性技術(shù)中，保持編程信息也需一定的靜態(tài)功率?？谷蹟嗍且环N非易失性技術(shù)，因此信息存儲不消耗靜態(tài)電流。
　　
　　 下面介紹幾種降低靜態(tài)功耗的設計方法：