fpga ip 文章進(jìn)入fpga ip技術(shù)社區

燦芯半導體發(fā)布通用高性能小數分頻鎖相環(huán)IP及相關(guān)解決方案

一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時(shí)鐘（SSC）功能，可以為客戶(hù)提供多功能的小數分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數關(guān)系。小數分頻PLL通過(guò)頻率乘法比例的小數值，實(shí)現更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內調制時(shí)鐘信號
關(guān)鍵字：燦芯半導體小數分頻鎖相環(huán) IP

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根

萊迪思半導體，低功耗可編程器件的領(lǐng)先供應商，近日宣布推出兩款全新解決方案，進(jìn)一步鞏固其在安全硬件和軟件領(lǐng)域的領(lǐng)先地位，幫助客戶(hù)應對系統安全領(lǐng)域日益嚴峻的挑戰。全新發(fā)布的萊迪思MachXO5D-NX?系列高級安全控制FPGA提供加密敏捷算法、集成閃存的硬件可信根功能以及故障安全（fail-safe）遠程現場(chǎng)更新功能，實(shí)現可靠和安全的產(chǎn)品生命周期管理。此外，萊迪思還推出了最新版本的Lattice Sentry?解決方案集合，其新功能為客戶(hù)提供可定制的、基于FPGA的平臺固件保護恢復（PFR）解決方案，且支持最
關(guān)鍵字：萊迪思安全控制 FPGA 加密敏捷性硬件可信根

IC設計倚重IP、ASIC趨勢成形

半導體制程進(jìn)入2奈米，擷發(fā)科技董事長(cháng)楊健盟指出，IC設計難度陡增，未來(lái)硅智財、ASIC角色將更加吃重，協(xié)助IC設計以SoC方式因應AI新世代。楊健盟分析，過(guò)往IDM分拆晶圓代工之典范，將在IC設計上發(fā)生，AI時(shí)代IC設計大者恒大趨勢成形。擷發(fā)科技已獲國際芯片大廠(chǎng)AI芯片外包訂單，楊健盟認為，現在芯片晶體管動(dòng)輒百億個(gè)，考驗IC設計業(yè)者研發(fā)量能。大量采用基礎、接口IP使研發(fā)能力更能專(zhuān)注前段設計，海外大廠(chǎng)甚至將后段交由ASIC業(yè)者，未來(lái)倚重IP、ASIC趨勢只會(huì )更加明顯。中國臺灣半導體產(chǎn)業(yè)鏈在邏輯先進(jìn)制程、先
關(guān)鍵字： IC設計 IP ASIC

半導體知識產(chǎn)權市場(chǎng)規模將增長(cháng)27.1億美元

根據Technavio的報告，全球半導體知識產(chǎn)權（IP）市場(chǎng)規模預計將在2024年至2028年間增長(cháng)27.1億美元。預計在預測期內，市場(chǎng)的復合年增長(cháng)率（CAGR）將超過(guò)7.47%。復雜芯片設計和多核技術(shù)的使用推動(dòng)了市場(chǎng)的增長(cháng)，同時(shí)納米光子集成電路（ICs）的出現也是一大趨勢。然而，半導體IP的重復使用構成了一項挑戰。主要市場(chǎng)參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
關(guān)鍵字：半導體知識產(chǎn)權 IP

采用創(chuàng )新的FPGA 器件來(lái)實(shí)現更經(jīng)濟且更高能效的大模型推理解決方案

摘要本文根據完整的基準測試，將Achronix Semiconductor公司推出的Speedster7t FPGA與GPU解決方案進(jìn)行比較，在運行同一個(gè)Llama2 70B參數模型時(shí)，該項基于FPGA的解決方案實(shí)現了超越性的LLM推理處理。采用 FPGA 器件來(lái)加速LLM 性能，在運行 Llama2 70B 參數模型時(shí)，Speedster7t FPGA 如何與 GPU 解決方案相媲美？證據是令人信服的——Achronix Speedster7t FPGA通過(guò)提供計算能力、內存帶寬和卓越能效的最佳組合，在
關(guān)鍵字： Achronix FPGA

FPGA比單片機厲害嗎？

01 前言做單片機開(kāi)發(fā)的工程師，一般都會(huì )接觸FPGA。有讀者大概問(wèn)了這樣的問(wèn)題：FPGA能做什么？比單片機厲害嗎？這么說(shuō)吧，FPGA在某方面也能實(shí)現單片機做的事，在某些領(lǐng)域，FPGA遠比單片機強的多。當然，FPGA和單片機各有各的特點(diǎn)，在應用上也有一些區別，本文主要說(shuō)下FPGA厲害的地方。02 關(guān)于FPGAFPGA（現場(chǎng)可編程門(mén)陣列）是一種可編程的硬件設備，通過(guò)編程可以定義其內部邏輯電路的結構和功能，具有高度的靈活性和可定制性。下面說(shuō)說(shuō)FPGA常見(jiàn)的幾大應用的領(lǐng)域：通信系統FPGA在通信領(lǐng)域的應用可以說(shuō)是
關(guān)鍵字： FPGA 單片機

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng )新可編程解決方案

FPGA是一種集成電路芯片，它屬于專(zhuān)用集成電路（ASIC）領(lǐng)域中的半定制電路。FPGA芯片廣泛應用于通信、軍事、汽車(chē)、工業(yè)控制等領(lǐng)域。FPGA具有高度的靈活性和可編程性，其內部由大量的可編程邏輯塊（Configurable Logic Block，CLB）組成，這些邏輯塊可以通過(guò)編程連接成任意的邏輯電路，從而在不重新設計電路的情況下，通過(guò)編程來(lái)改變其功能。FPGA的這種特性大大加快了開(kāi)發(fā)速度并降低了開(kāi)發(fā)成本。隨著(zhù)物聯(lián)網(wǎng)、人工智能和5G等技術(shù)的快速發(fā)展，FPGA芯片的市場(chǎng)需求將進(jìn)一步增加。根據最新的研究報告
關(guān)鍵字： iCE40 LP/HX FPGA 萊迪思可編程解決方案

國產(chǎn)28納米FPGA流片

珠海鏨芯半導體有限公司（以下簡(jiǎn)稱(chēng)“珠海鏨芯”）近日成功實(shí)現28納米流片。鏨芯CERES-1FPGA芯片對標28納米FPGA國際主流架構，實(shí)現管腳兼容，比特流兼容。配合鏨芯KUIPER-1開(kāi)發(fā)板，用戶(hù)可以無(wú)縫銜接國際主流開(kāi)發(fā)平臺和生態(tài)，實(shí)現芯片和開(kāi)發(fā)板國產(chǎn)化替代。據珠海鏨芯介紹，CERES-1 FPGA包含60萬(wàn)個(gè)邏輯門(mén)，3750個(gè)6輸入邏輯查找表，100個(gè)用戶(hù)IO，180KB片上存儲，10片DSP單元。MPW流片成功驗證珠海鏨芯28納米FPGA技術(shù)成熟度和可靠性。公司下一個(gè)里程碑事件是28納米FPGA芯片
關(guān)鍵字： FPGA EDA 芯片

Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP

芯片設計公司Arm今日發(fā)布了針對旗艦智能手機的新一代CPU和GPU IP（設計方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產(chǎn)品均使用了其最新的Armv9架構，基于臺積電3nm制程工藝方案，針對終端設備在A(yíng)I應用上的性能進(jìn)行設計優(yōu)化。此外還將提供軟件工具，讓開(kāi)發(fā)人員更容易在采用Arm架構的芯片上運行生成式AI聊天機器人和其他AI代碼。預計搭載最新內核設計的手機將于2024年底上市。據官方介紹，新的CPU與GPU IP是目前旗下同類(lèi)產(chǎn)品中性能最強的一代，新CPU性能提升3
關(guān)鍵字： arm CPU GPU IP 3nm

西門(mén)子推出 Solido IP 驗證套件，為下一代 IC 設計提供端到端的芯片質(zhì)量保證

●? ?西門(mén)子集成的驗證套件能夠在整個(gè)IC設計周期內提供無(wú)縫的IP質(zhì)量保證，為IP開(kāi)發(fā)團隊提供完整的工作流程西門(mén)子數字化工業(yè)軟件日前推出 Solido? IP 驗證套件 (Solido IP Validation Suite)，這是一套完整的自動(dòng)化簽核解決方案，可為包括標準單元、存儲器和 IP 模塊在內的設計知識產(chǎn)權 (IP) 提供質(zhì)量保證。這一全新的解決方案提供完整的質(zhì)量保證 (QA) 覆蓋范圍，涵蓋所有 IP 設計視圖和格式，還可提供 “版本到版本” 的 IP 認證，能夠提升完整芯
關(guān)鍵字：西門(mén)子 Solido IP IC設計 IC 設計

9種單片機常用的軟件架構

1.線(xiàn)性架構這是最簡(jiǎn)單的一種程序設計方法，也就是我們在入門(mén)時(shí)寫(xiě)的，下面是一個(gè)使用C語(yǔ)言編寫(xiě)的線(xiàn)性架構示例：#include <reg51.h> // 包含51系列單片機的寄存器定義// 延時(shí)函數，用于產(chǎn)生一定的延遲void delay(unsigned int count) {unsigned int i;while(count--) {for(i =
關(guān)鍵字： PCB FPGA 架構

炬芯科技的智能手表SoC采用了芯原的2.5D GPU IP

芯原股份近日宣布低功耗?AIoT?芯片設計廠(chǎng)商炬芯科技股份有限公司（炬芯科技，?股票代碼：688049.SH）在其高集成度的雙模藍牙智能手表SoC? ATS3085S和ATS3089系列中采用了芯原低功耗且功能豐富的2.5D圖形處理器（GPU）IP。?炬芯科技的智能手表SoC ATS3085S和ATS3089系列擁有卓越的圖形顯示性能，采用2D+2.5D雙GPU硬件加速配置，支持JPEG硬件解碼，具有高幀率、低功耗等特點(diǎn)。該系列SoC以其高集成度，可實(shí)現單
關(guān)鍵字：炬芯智能手表芯原 2.5D GPU IP

基于FPGA的數字信號處理--什么是定點(diǎn)數？

在實(shí)際的工程應用中，往往會(huì )進(jìn)行大量的數學(xué)運算。運算時(shí)除了會(huì )用到整數，很多時(shí)候也會(huì )用到小數。而我們知道在數字電路底層，只有「高電平1」和「低電平0」的存在，那么僅憑 0和1 該如何表示小數呢？數字電路中，小數可以用兩種形式來(lái)表示：「定點(diǎn)數」和「浮點(diǎn)數」。浮點(diǎn)數的內容我們下篇文章再講，本文只講定點(diǎn)數。什么是定點(diǎn)數？首先要明確的是，「定點(diǎn)數」的說(shuō)法是相對「浮點(diǎn)數」來(lái)說(shuō)的。要理解什么是定點(diǎn)數，可以先從要理解它的名字開(kāi)始–定是什么？點(diǎn)又是什么？「定點(diǎn)數」是英語(yǔ)「fixed-point number」的中文翻譯，fi
關(guān)鍵字： FPGA 數字信號定點(diǎn)數

FPGA是實(shí)現敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

到2028年，全球工業(yè)4.0市場(chǎng)規模預計將超過(guò)2790億美元，復合年增長(cháng)率為16.3%。雖然開(kāi)發(fā)商和制造商對這種高速增長(cháng)已經(jīng)習以為常，但其影響才剛剛開(kāi)始顯現。通過(guò)結合云計算、物聯(lián)網(wǎng)（IoT）和人工智能（AI）的能力，工業(yè)4.0將在未來(lái)幾年繼續提升制造業(yè)的數字化、自動(dòng)化和互連計算水平，推動(dòng)更多企業(yè)擁抱第四次工業(yè)革命。隨著(zhù)工業(yè)4.0的加速發(fā)展，許多工業(yè)標準和流程將發(fā)生變化，因為許多工業(yè)系統需要先進(jìn)的計算引擎和多種類(lèi)型的現代連接標準，包括工業(yè)以太網(wǎng)、Wi-Fi和5G。此外，人們越來(lái)越關(guān)注更先進(jìn)的軟件工具和應用，
關(guān)鍵字： FPGA 工業(yè)4.0 Lattice 萊迪思

一文把TCP/IP協(xié)議講絕了！

本文整理了一些TCP/IP協(xié)議簇中需要必知必會(huì )的十大問(wèn)題，既是面試高頻問(wèn)題，又是程序員必備基礎素養。一、TCP/IP模型TCP/IP協(xié)議模型（Transmission Control Protocol/Internet Protocol），包含了一系列構成互聯(lián)網(wǎng)基礎的網(wǎng)絡(luò )協(xié)議，是Internet的核心協(xié)議?；赥CP/IP的參考模型將協(xié)議分成四個(gè)層次，它們分別是鏈路層、網(wǎng)絡(luò )層、傳輸層和應用層。下圖表示TCP/IP模型與OSI模型各層的對照關(guān)系。TCP/IP協(xié)議族按照層次由上到下，層層包裝。最上面的是應用層
關(guān)鍵字： TCP IP 協(xié)議程序員