EEPW首頁(yè) >>
主題列表 >>
fpga ip
fpga ip 文章 進(jìn)入fpga ip技術(shù)社區
采用芯原NPU IP的AI類(lèi)芯片已在全球出貨超過(guò)1億顆
- 芯原股份近日宣布集成了芯原神經(jīng)網(wǎng)絡(luò )處理器（NPU）IP的人工智能（AI）類(lèi)芯片已在全球范圍內出貨超過(guò)1億顆，主要應用于物聯(lián)網(wǎng)、可穿戴設備、智慧電視、智慧家居、安防監控、服務(wù)器、汽車(chē)電子、智能手機、平板電腦、智慧醫療等10個(gè)市場(chǎng)領(lǐng)域。在過(guò)去七年里，芯原在嵌入式AI/NPU領(lǐng)域全球領(lǐng)先，其N(xiāo)PU IP已被72家客戶(hù)用于上述市場(chǎng)領(lǐng)域的128款AI芯片中。芯原的NPU IP是一款高性能的AI處理器IP，采用了低功耗、可編程和可擴展的架構設計。它可以靈活配置，以滿(mǎn)足客戶(hù)對芯片尺寸和功耗的不同要求，使之成為具有成本效
- 關(guān)鍵字： 芯原 NPU IP AI芯片
淺談因電遷移引發(fā)的半導體失效
- 前言半導體產(chǎn)品老化是一個(gè)自然現象，在電子應用中，基于環(huán)境、自然等因素，半導體在經(jīng)過(guò)一段時(shí)間連續工作之后，其功能會(huì )逐漸喪失，這被稱(chēng)為功能失效。半導體功能失效主要包括：腐蝕、載流子注入、電遷移等。其中，電遷移引發(fā)的失效機理最為突出。技術(shù)型授權代理商Excelpoint世健的工程師Wolfe Yu在此對這一現象進(jìn)行了分析。?1、?背景從20世紀初期第一個(gè)電子管誕生以來(lái)，電子產(chǎn)品與人類(lèi)的聯(lián)系越來(lái)越緊密，特別是進(jìn)入21世紀以來(lái)，隨著(zhù)集成電路的飛速發(fā)展，人們對電子產(chǎn)品的需求也變得愈加豐富。隨著(zhù)電子
- 關(guān)鍵字： 電遷移 半導體失效 世健 Microchip Flash FPGA
2024年FPGA將如何影響AI？
- 隨著(zhù)新一年的到來(lái)，科技界有一個(gè)話(huà)題似乎難以避開(kāi)：人工智能。事實(shí)上，各家公司對于人工智能談?wù)摰萌绱酥?，沒(méi)有熱度才不正常！在半導體領(lǐng)域，大部分對于A(yíng)I的關(guān)注都集中在GPU或專(zhuān)用AI加速器芯片（如NPU和TPU）上。但事實(shí)證明，有相當多的組件可以直接影響甚至運行AI工作負載。FPGA就是其中之一。對于那些了解FPGA靈活性和可編程性的人來(lái)說(shuō)，這并不令人驚訝，但對許多其他人來(lái)說(shuō)，這兩者之間的聯(lián)系可能并不明顯。問(wèn)題的關(guān)鍵在于通過(guò)軟件讓一些經(jīng)典的AI開(kāi)發(fā)工具（如卷積神經(jīng)網(wǎng)絡(luò )（CNN））針對FPGA支持的可定制電路設
- 關(guān)鍵字： FPGA AI 萊迪思
Verilog HDL基礎知識9之代碼規范示例
- 2.Verilog HDL 代碼規范 模板示例//******************************************************** // // Copyright(c)2016, ECBC // All rights reserved // // File name
- 關(guān)鍵字： FPGA verilog HDL 代碼規范
Verilog HDL基礎知識9之代碼規范
- 1.RTL CODE 規范1.1標準的文件頭在每一個(gè)版塊的開(kāi)頭一定要使用統一的文件頭，其中包括作者名，模塊名，創(chuàng )建日期，概要，更改記錄，版權等必要信息。 統一使用以下的文件頭：其中*為必需的項目//******************************************************** // // Copyright(c)2016, ECBC // All rights&nbs
- 關(guān)鍵字： FPGA verilog HDL 代碼規范
詳解CPLD/FPGA架構與原理
- 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀70年代，是在專(zhuān)用集成電路（ASIC）的基礎上發(fā)展起來(lái)的一種新型邏輯器件，是當今數字系統設計的主要硬件平臺，其主要特點(diǎn)就是完全由用戶(hù)通過(guò)軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復擦寫(xiě)。在修改和升級PLD時(shí)，不需額外地改變PCB電路板，只是在計算機上修改和更新程序，使硬件設計工作成為軟件開(kāi)發(fā)工作，縮短了系統設計的周期，提高了實(shí)現的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規模
- 關(guān)鍵字： CPLD FPGA 架構
Verilog HDL基礎知識8之綜合語(yǔ)句
- 可綜合語(yǔ)句1.要保證Verilog HDL賦值語(yǔ)句的可綜合性，在建模時(shí)應注意以下要點(diǎn)：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數不確定的循環(huán)語(yǔ)句，如forever、while等。5.不使用用戶(hù)自定義原語(yǔ)（UDP元件）。6.盡量使用同步方式設計電路。7.除非是關(guān)鍵路徑的設計，一般不采用調用門(mén)級元件來(lái)描述設計的方法，建議采用行為語(yǔ)句來(lái)完成設計。8.用always過(guò)程塊描述組合邏輯，應在敏感信號列表中列出所有的輸入信號。9.所有的內部寄存器都應該能夠被復位，在使用FPGA實(shí)現設計時(shí)，應盡量使
- 關(guān)鍵字： FPGA verilog HDL 綜合語(yǔ)句
Microchip推出低成本PolarFire SoC Discovery工具包 加速RISC-V和FPGA設計
- 嵌入式行業(yè)對基于RISC-V?的開(kāi)源處理器架構的需求日益增長(cháng)，但在商用芯片或硬件方面的選擇仍然有限。為了填補這一空白并推動(dòng)創(chuàng )新，Microchip Technology Inc.（微芯科技公司）宣布推出PolarFire? SoC Discovery工具包。通過(guò)為嵌入式處理和計算加速提供用戶(hù)友好、功能豐富的開(kāi)發(fā)工具包，Microchip可幫助各種水平的工程師采用新興技術(shù)。新發(fā)布的開(kāi)源開(kāi)發(fā)工具包具有支持Linux?和實(shí)時(shí)應用的四核 RISC-V 應用級處理器、豐富的外設和95K低功耗高性能FPGA邏輯元件。
- 關(guān)鍵字： Microchip PolarFire 嵌入式系統工程師 RISC-V FPGA
Verilog HDL基礎知識7之模塊例化
- Verilog使用模塊（module）的概念來(lái)代表一個(gè)基本的功能塊。一個(gè)模塊可以是一個(gè)元件，也可以是低層次模塊的組合。常用的設計方法是使用元件構建在設計中多個(gè)地方使用的功能塊，以便進(jìn)行代碼重用。模塊通過(guò)接口（輸入和輸出）被高層的模塊調用，但隱藏了內部的實(shí)現細節。這樣就使得設計者可以方便地對某個(gè)模塊進(jìn)行修改，而不影響設計的其他部分。在verilog中，模塊聲明由關(guān)鍵字module開(kāi)始，關(guān)鍵字endmodule則必須出現在模塊定義的結尾。每個(gè)模塊必須具有一個(gè)模塊名，由它唯一地標識這個(gè)模塊。模塊的端口列表則描述
- 關(guān)鍵字： FPGA verilog HDL 模塊例化
Verilog HDL基礎知識6之語(yǔ)法結構
- 雖然 Verilog 硬件描述語(yǔ)言有很完整的語(yǔ)法結構和系統，這些語(yǔ)法結構的應用給設計描述帶來(lái)很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎上的。有些語(yǔ)法結構是不能與實(shí)際硬件電路對應起來(lái)的，比如 for 循環(huán)，它是不能映射成實(shí)際的硬件電路的，因此，Verilog 硬件描述語(yǔ)言分為可綜合和不可綜合語(yǔ)言。下面我們就來(lái)簡(jiǎn)單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫(xiě)的Verilog代碼能夠被綜合器轉化為相應的電路結構。因此，我們常用可綜合語(yǔ)句來(lái)描述數字硬件電路。(2) 所
- 關(guān)鍵字： FPGA verilog HDL 語(yǔ)法結構
英特爾FPGA Vision線(xiàn)上研討會(huì )亮點(diǎn)搶先看
- 繼宣布將可編程解決方案事業(yè)部 (PSG) 作為獨立業(yè)務(wù)部門(mén)運營(yíng)后，英特爾將于3月1日舉行FPGA Vision線(xiàn)上研討會(huì )。屆時(shí)，首席執行官Sandra Rivera和首席運營(yíng)官Shannon Poulin將分享有關(guān)全新企業(yè)品牌、公司愿景與戰略，以及市場(chǎng)增長(cháng)機會(huì )的更多信息。 英特爾PSG團隊誠邀您參加本次線(xiàn)上研討會(huì )，深入了解獨立運營(yíng)的全新FPGA公司，持續增長(cháng)的市場(chǎng)及客戶(hù)需求，以及我們旨在助力行業(yè)創(chuàng )新加速的產(chǎn)品路線(xiàn)圖。與此同時(shí)，線(xiàn)上研討會(huì )還將重點(diǎn)介紹FPGA在A(yíng)I領(lǐng)域的布局，即如何使AI在數據中心
- 關(guān)鍵字： 英特爾 FPGA
Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值
- 阻塞賦值語(yǔ)句串行塊語(yǔ)句中的阻塞賦值語(yǔ)句按順序執行，它不會(huì )阻塞其后并行塊中語(yǔ)句的執行。阻塞賦值語(yǔ)句使用“=”作為賦值符。 例子 阻塞賦值語(yǔ)句 reg x, y, z; reg [15:0] reg_a, reg_b; integer count; // 所有行為語(yǔ)句必須放在 initial 或 always 塊內部 initial begin x
- 關(guān)鍵字： FPGA verilog HDL 阻塞賦值 非阻塞賦值
Verilog HDL基礎知識4之wire & reg
- 簡(jiǎn)單來(lái)說(shuō)硬件描述語(yǔ)言有兩種用途：1、仿真，2、綜合。對于wire和reg，也要從這兩個(gè)角度來(lái)考慮。\從仿真的角度來(lái)說(shuō)，HDL語(yǔ)言面對的是編譯器（如Modelsim等），相當于軟件思路。 這時(shí)： wire對應于連續賦值，如assignreg對應于過(guò)程賦值，如always，initial\從綜合的角度來(lái)說(shuō)，HDL語(yǔ)言面對的是綜合器（如DC等），要從電路的角度來(lái)考慮。 這時(shí)：1、wire型的變量綜合出來(lái)一般是一根導線(xiàn)；2、reg變量在always塊中有兩種情況：(1)、always后的敏感表中是（a or b
- 關(guān)鍵字： FPGA verilog HDL wire reg
利用FPGA進(jìn)行基本運算及特殊函數定點(diǎn)運算
- 一、前言 FPGA以擅長(cháng)高速并行數據處理而聞名，從有線(xiàn)/無(wú)線(xiàn)通信到圖像處理中各種DSP算法，再到現今火爆的AI應用，都離不開(kāi)卷積、濾波、變換等基本的數學(xué)運算。但由于FPGA的硬件結構和開(kāi)發(fā)特性使得其對很多算法不友好，之前本人零散地總結和轉載了些基本的數學(xué)運算在FPGA中的實(shí)現方式，今天做一個(gè)系統的總結歸納。二、FPGA中的加減乘除1.硬件資源 Xilinx 7系列的FPGA中有DSP Slice ，叫做“DSP48E1”這一專(zhuān)用硬件資源，這是一個(gè)功能強大的計算單元，單就用于基本運算的部分有加減單元和乘
- 關(guān)鍵字： FPGA 數學(xué)運算
FPGA內部自復位電路設計方案
- 1、定義 復位信號是一個(gè)脈沖信號，它會(huì )使設計的電路進(jìn)入設定的初始化狀態(tài)，一般它作用于寄存器，使寄存器初始化為設定值；其脈沖有效時(shí)間長(cháng)度必須大于信號到達寄存器的時(shí)延，這樣才有可能保證復位的可靠性?！ ∠旅鎸⒂懻揊PGA/CPLD的復位電路設計?！ ?、分類(lèi)及不同復位設計的影響 根據電路設計，復位可分為異步復位和同步復位?！ τ诋惒綇臀?，電路對復位信號是電平敏感的，如果復位信號受到干擾，如出現短暫的脈沖跳變，電路就會(huì )部分或全部被恢復為初始狀態(tài)，這是我們不愿看到的。因此，異步復位信號是一個(gè)關(guān)鍵信號，在電路
- 關(guān)鍵字： FPGA 復位電路
fpga ip介紹
您好，目前還沒(méi)有人創(chuàng )建詞條fpga ip!
歡迎您創(chuàng )建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。 創(chuàng )建詞條
fpga ip電路
fpga ip相關(guān)帖子
fpga ip資料下載
fpga ip專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473