<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld／ppga

基于Multibus總線(xiàn)的隔離AD／DA模塊設計

  • 摘要：AD／DA模塊通過(guò)Multibus總線(xiàn)與主機通訊，通過(guò)AD接口采集數據，經(jīng)過(guò)控制軟件處理，輸出模擬量驅動(dòng)執行機構。本文簡(jiǎn)要介紹了AD／DA模塊的設計原理和實(shí)現方法，并對一些關(guān)鍵技術(shù)進(jìn)行介紹。
    關(guān)鍵詞：AD／DA模塊；
  • 關(guān)鍵字： AD／DA  采集數據  放大器  CPLD  

FPGA基礎入門(mén)（二）

基于CPLD設計的電器定時(shí)開(kāi)關(guān)控制系統

  • 1前言隨著(zhù)當今社會(huì )工作和生活節奏的加快，人們對許多電器、儀器、設備的自動(dòng)化要求也越來(lái)越高，但現有...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

利用CPLD來(lái)替代微控制器的6種方法

我學(xué)習FPGA的總結

  • 閱讀本文的人群：熟悉數字電路基本知識（如加法器、計數器、RAM等），熟悉基本的同步電路設計方法，熟悉HDL語(yǔ)言，對FPGA...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

verilog中阻塞賦值和非阻塞復制的理解

  • 阻塞和非阻塞語(yǔ)句作為verilogHDL語(yǔ)言的最大難點(diǎn)之一，一直困擾著(zhù)FPGA設計者，即使是一個(gè)頗富經(jīng)驗的設計工程師，...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

選擇VHDL或者verilog HDL還是System Verilog？

系統級芯片設計語(yǔ)言和驗證語(yǔ)言的發(fā)展

FPGA設計中關(guān)鍵問(wèn)題的研究

讓Verilog仿真狀態(tài)機時(shí)可以顯示狀態(tài)名

  • Situation:我們平時(shí)使用Verilog進(jìn)行狀態(tài)機編碼時(shí)，通常使用parameter對狀態(tài)名進(jìn)行定義，這樣寫(xiě)Case語(yǔ)句的時(shí)候...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

基于Nios的DDS高精度信號源實(shí)現

FPGA系統設計實(shí)戰經(jīng)驗分享FPGA系統設計實(shí)戰經(jīng)驗分享

FPGA基礎入門(mén)

  • IP（IntellectualProperty）就是常說(shuō)的知識產(chǎn)權。美國Dataquest咨詢(xún)公司將半導體產(chǎn)業(yè)的IP定義為用于A(yíng)SIC、AS...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

基于DSP實(shí)現的PWM整流回饋系統的設計

  • 基于DSP實(shí)現的PWM整流回饋系統的設計, 摘 要：本文主要介紹了基于DSP實(shí)現的PWM整流回饋系統的設計。該設計可以做到輸入電流正弦、單位功率因數、直流母線(xiàn)電壓輸出穩定，具有良好的動(dòng)態(tài)性能并可實(shí)現能量的雙向流動(dòng)（即四象限運行），最終給出實(shí)驗波形，
  • 關(guān)鍵字： DSP  控制器  模擬  信號采集  CPLD  

基于CPLD和AD9857的數字化多模式調制單元設計

  • 摘要： 介紹了一種跟蹤雷達數字化多模式調制單元的設計方案， 給出了使用CPLD和DDS芯片AD9857 (數字正交上變頻器) 來(lái)生成調制信號的實(shí)現方法， 同時(shí)以脈內相位編碼信號和非線(xiàn)性調頻信號為例， 給出了其軟件實(shí)現方法，
  • 關(guān)鍵字： CPLD  9857  AD  數字化    
共775條 31/52 |‹ « 29 30 31 32 33 34 35 36 37 38 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>