<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld／ppga

利用VHDL語(yǔ)言進(jìn)行可變速彩燈控制器的設計

  • 0引言硬件描述語(yǔ)言(HDL)是相對于一般的計算機軟件語(yǔ)言如C，Pascal而言的。HDL是用于設計硬件電子系...
  • 關(guān)鍵字： VHDL  FPGA  CPLD  可變速  彩燈控制器  

常用FPGA/CPLD四種設計技巧

  • 常用FPGA/CPLD四種設計技巧,FPGA/CPLD的設計思想與技巧是一個(gè)非常大的話(huà)題，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線(xiàn)操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日
  • 關(guān)鍵字： 技巧  設計  FPGA/CPLD  常用  

基于VHDL/CPLD的I2C串行總線(xiàn)控制器設計及實(shí)現

  • 分析了I2C串行總線(xiàn)的數據傳輸機制，用VHDL設計了串行總線(xiàn)控制電路，其中包括微處理器接口電路和I2C總線(xiàn)接口電路。采用ModelSim Plus 6.0 SE軟件進(jìn)行了前仿真和調試,并在Xilinx ISE 7.1i開(kāi)發(fā)環(huán)境下進(jìn)行了綜合、后仿真和CPLD器件下載測試。 結果表明實(shí)現了I2C串行總線(xiàn)協(xié)議的要求。
  • 關(guān)鍵字： 控制器  設計  實(shí)現  總線(xiàn)  串行  VHDL/CPLD  I2C  基于  

利用FPGA和CPLD數字邏輯實(shí)現ADC

  • 數字系統的設計人員擅長(cháng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來(lái)實(shí)現數字設計。除了這些數字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CP
  • 關(guān)鍵字： FPGA  CPLD  ADC  數字邏輯    

基于單片機及CPLD的B超檢測工裝設計

  • 引言 超聲在人體內傳播，由于人體各種組織有聲學(xué)的特性差異，超聲波在兩種不同組織界面處會(huì )產(chǎn)生反射、折射、散射、繞射、衰減以及聲源與接收器相對運動(dòng)產(chǎn)生多普勒頻移等物理特性。應用不同類(lèi)型的超聲診斷儀，采用各
  • 關(guān)鍵字： 工裝  設計  檢測  CPLD  單片機  基于  

基于CPLD的IEEE1149.1 USB下載電纜設計

  • 引言隨著(zhù)片上系統(SoC，SystemonChip)時(shí)代的到來(lái)，包括復雜可編程邏輯器件(CPLD，ComplexProgrammab...
  • 關(guān)鍵字： FPGA  CPLD  USB下載電纜  IEEE1149.1  

用雙端口RAM實(shí)現與PCI總線(xiàn)接口數據通訊

  • 采用雙端口RAM實(shí)現DSP與PCI總線(xiàn)芯片之間的數據交換接口電路。提出了一種使用CPLD解決雙端口RAM地...
  • 關(guān)鍵字： PCI接口  雙端口RAM  數據通訊  CPLD  

基于CPLD的電動(dòng)自行車(chē)充電系統的研究設計

  • 電動(dòng)車(chē)由于具有無(wú)廢氣污染、無(wú)噪音、輕便美觀(guān)等特點(diǎn)，受到眾多使用者的青睞。但使用中也暴露出它的局限性...
  • 關(guān)鍵字： FPGA  CPLD  SPCE061A  充電系統  電動(dòng)自行車(chē)  

基于CPLD和ISA總線(xiàn)的數據采集系統設計

  • 摘要：介紹一種基于復雜可編程邏輯器件(CPLD)的數據采集系統，并給出詳細的設計方案。計算機通過(guò)ISA總線(xiàn)實(shí)現與數據采集系統的指令和數據傳輸。通過(guò)VHDL編程實(shí)現CPLD對12位串行模數轉換器ADS7816的控制。最后，給出該
  • 關(guān)鍵字： CPLD  ISA  總線(xiàn)  數據采集    

CPLD在臭氧電源中的應用

  • 摘要：利用壓控振蕩器CD4046和可編程邏輯器件EPM7128構成控制系統，通過(guò)調節逆變輸出脈沖的占空比和頻率，實(shí)現臭氧電源輸出電壓和頻率的調節，從而達到對臭氧電源輸出功率的調節。調試結果表明該系統滿(mǎn)足實(shí)時(shí)性和功耗
  • 關(guān)鍵字： CPLD  臭氧電源  中的應用    

TMS320F2812與CPLD的視頻采集系統接口設計

  • 摘要：介紹基于TMS320F2812和CPLD的數字視頻采集系統的接口設計。該系統采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤(pán)存儲器以及顯示器接口等芯片，利用TMs320F2812中的ADC采樣速度和轉換精度高的優(yōu)
  • 關(guān)鍵字： 接口  設計  系統  采集  CPLD  視頻  TMS320F2812  

基于PC104總線(xiàn)和CPLD的測頻模件設計

  • 摘要：根據某測試系統的需要，設計基于PCl04總線(xiàn)和CPLD的高精度測頻模件，采用多周期同步測頻法實(shí)現對所測頻段的等精度測量。設計了該測頻模件的硬件電路，并給出用CPLD實(shí)現數字頻率計的詳細VHDL源代碼。采用原理圖的
  • 關(guān)鍵字： CPLD  104  PC  總線(xiàn)    

采用CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化原理設計

  • 采用CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化原理設計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語(yǔ)言，是隨著(zhù)可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來(lái)的。它是一種面向設計、多層次的硬件描述語(yǔ)言，是集行為描述、RTL
  • 關(guān)鍵字： 優(yōu)化  原理  設計  電路  語(yǔ)言  CPLD/FPGA  VHDL  采用  

基于CPLD的異步串行通訊控制器的研究與設計

  • 本文在對異步串行通信協(xié)議進(jìn)行分析的基礎上，根據實(shí)際工程的需要，對異步串行通信控制器進(jìn)行了詳細設計，并結合CPLD器件，采用VHDL語(yǔ)言，對設計方案進(jìn)行了實(shí)現和驗證，通過(guò)最后時(shí)序仿真的波形圖得出了設計方案的正確，而且加載了該設計程序的CPLD在實(shí)際工程中能夠很好地與處理器進(jìn)行連接來(lái)收發(fā)數據，從而為那些沒(méi)有串行異步接口的處理器提供一個(gè)比較理想的設計方案。
  • 關(guān)鍵字： CPLD  異步串行  通訊  控制器    

基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設計

  • VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)是IEEE工業(yè)標準硬件描述語(yǔ)言...
  • 關(guān)鍵字： CPLD  FPGA  VHDL  電路優(yōu)化設計  
共775條 37/52 |‹ « 35 36 37 38 39 40 41 42 43 44 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>