<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/ppga

基于CPLD內部的反向器實(shí)現振蕩器應用

  •   摘要:使用CPLD內部的資源施密特觸發(fā)器和反相器,只需外加一個(gè)RC就可以設計出一個(gè)穩定的振蕩器,為CPLD或外圍器件提供時(shí)鐘源。靈活方便的設計及低成本的特性,使之具有很好的產(chǎn)品商業(yè)使用價(jià)值。   關(guān)鍵字:CPLD;施密特觸發(fā)器;振蕩器   前言   電子技術(shù)的飛速發(fā)展,尤其是消費類(lèi)電子產(chǎn)品在成本、產(chǎn)品功能及品質(zhì)的更高要求,使消費類(lèi)電子產(chǎn)品的設計不是簡(jiǎn)單地要求設計出來(lái),而是要考慮低成本高品質(zhì)。 CPLD的成本低,占用PCB面積小,功耗低和靈活的后期可編程特性在嵌入式設計中得到越來(lái)越廣泛的應用。
  • 關(guān)鍵字: CPLD  施密特觸發(fā)器  201009  

FPGA/CPLD狀態(tài)機的穩定性設計

  • FPGA/CPLD狀態(tài)機的穩定性設計,  隨著(zhù)大規模和超大規模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語(yǔ)言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應用越來(lái)越廣泛.從小型電子系統到大規模SOC(Systemonachip)設計,已經(jīng)無(wú)處不在.在FPGA/CPLD設計中,狀
  • 關(guān)鍵字: 設計  穩定性  狀態(tài)  FPGA/CPLD  

基于A(yíng)VR和CPLD的高速數據采集系統

  • 為了提高數據采集卡的速度,同時(shí)降低成本,設計一種并行數據采集系統,要求并行采集速度大于10 Mb/s。整個(gè)系統由AVR與CPLD控制實(shí)現,通過(guò)MAXl308完成模數轉換,并設計搭建了其外圍電路。采用12路數據存儲模式存儲高速采集的數據。實(shí)驗依據存儲要求搭建硬件電路并調試,示波器顯示的波形結果8組脈沖序列完全對齊,沒(méi)有出現時(shí)序混亂,同時(shí)并行處理過(guò)程中不相互影響,實(shí)現了低成本高速多路采集的設計要求。
  • 關(guān)鍵字: CPLD  AVR  高速數據  采集系統    

單片機和CPLD的望遠鏡伺服控制器設計

  • 摘要:設計基于高速單片機C8051F120和CPLD的高精度大型望遠鏡的伺服控制器,由單片機實(shí)現閉環(huán)控制算法、上位機通信和LCD顯示控制,CPLD實(shí)現增量式編碼器計數、電機驅動(dòng)波形發(fā)生以及I/O接口。該控制器可獨立進(jìn)行電機
  • 關(guān)鍵字: 單片機  CPLD  LCD  

一種基于CPLD的聲發(fā)射信號傳輸系統設計

  • 聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結合的產(chǎn)物,是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳...
  • 關(guān)鍵字: CPLD  FPGA  信號傳輸  聲發(fā)射  

基于CPLD的臭氧電源控制系統的軟硬件設計

  •   臭氧發(fā)生器供電電源是臭氧發(fā)生器的重要組成部分,供電電源的電壓、頻率和波形是影響臭氧發(fā)生器效率的重要因素。發(fā)生器的結構、氣源和冷卻系統確定后,電源系統的性能與品質(zhì)就成為影響發(fā)生器效率的關(guān)鍵?! ? 系
  • 關(guān)鍵字: 軟硬件  設計  控制系統  電源  CPLD  臭氧  基于  

一種以CPLD為核心處理電路的數字電壓表設計

  • 設計了基于CPLD的數字電壓表,采用CPLD器件作為核心處理電路,用單片機進(jìn)行控制,能較好地減小外界干擾,提高分...
  • 關(guān)鍵字: CPLD  數字電壓表  單片機  

基于CPLD+DSP的實(shí)時(shí)數字圖像穩定系統

  • 為了實(shí)現實(shí)時(shí)便攜式數字圖像穩定系統的現場(chǎng)應用,設計一種基于DSP C6416的實(shí)時(shí)數字圖像穩定系統。該系統由CPLD進(jìn)行處理邏輯和視頻同步控制,通過(guò)兩個(gè)雙端口RAM作為數據輸入和輸出的高速緩存,將DSP上的4個(gè)Bank信號中的8位和RAM的32位接口間進(jìn)行數據轉換,并使用EDMA技術(shù)進(jìn)行數據傳輸。系統工作時(shí),通過(guò)對片內Cache中數據區和程序區的合理分配,QDMA將于預處理處理數據讀入片內,達到高速處理的目的。最后討論了使用內聯(lián)函數和線(xiàn)性流水技術(shù),加快算法軟件的執行速度,實(shí)現高速實(shí)時(shí)圖像穩定處理。
  • 關(guān)鍵字: CPLD  DSP  實(shí)時(shí)數字  圖像    

基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設計

  • 基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設計,  本文介紹的智能控制單元采用數字信號處理器(DSP)及嵌入式實(shí)時(shí)操作系統完成各種數據的處理、通信和算法的設計,而狀態(tài)量的采集和執行信號輸出將由復雜可編程邏輯器(CPLD)完成,主要是基于CPLD內部硬件電路結構的可
  • 關(guān)鍵字: 單元  設計  智能控制  斷路器  CPLD  C/OS  基于  

基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器

  • 基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器,  1 引言  近年來(lái),多電平變換器成為電力電子研究的熱點(diǎn)之一,它主要面向中壓大功率的應用場(chǎng)合。目前,有三種基本的多電平變換器拓撲結構[1]:①二極管箝位型;②飛跨電容型;③級聯(lián)型?! 追N拓撲結構各有其優(yōu)缺點(diǎn)
  • 關(guān)鍵字: PWM  脈沖  發(fā)生器  變頻器  電平  DSP  CPLD  三相五  基于  

基于CPLD/FPGA的CMI編碼設計與實(shí)現

  • 0引言CMI碼是傳號反轉碼的簡(jiǎn)稱(chēng),它是一種應用于PCM四次群和光纖傳輸系統中的常用線(xiàn)路碼型,具有碼變...
  • 關(guān)鍵字: CPLD  FPGA  CMI編碼  

基于CPLD的壓電生物傳感器檢測電路設計

  • 介紹了一種基于復雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測電路。該檢測電路以高性能CPLD(MAX7128)...
  • 關(guān)鍵字: FPGA  CPLD  生物傳感器  檢測電路  

基于 CPLD EPM570T100C5的通用直流調速模塊設計

  • 基于 CPLD EPM570T100C5的通用直流調速模塊設計,本文針對常見(jiàn)調速應用,采用可控硅做為調速元件,采用EPM570T100C5設計和實(shí)現了一個(gè)通用直流調速模塊,為實(shí)現遠距離控制內置了RS 485通信和簡(jiǎn)單通信協(xié)議。采用EPM570T100C5作為控制核心,電路簡(jiǎn)潔,輸出控制脈沖精確
  • 關(guān)鍵字: 調速  模塊  設計  直流  通用  CPLD  EPM570T100C5  基于  

基于CPLD器件設計的單穩態(tài)電路

  • 基于CPLD器件設計的單穩態(tài)電路,隨著(zhù)電子技術(shù)特別是數字集成電路技術(shù)的迅猛發(fā)展,市面上出現了FPGA、CPLD等大規模數字集成電路,并且其工作速度和產(chǎn)品質(zhì)量不斷提高。利用大規模數字集成電路實(shí)現常規的單穩態(tài)集成電路所實(shí)現的功能,容易滿(mǎn)足寬度、精
  • 關(guān)鍵字: 穩態(tài)  電路  設計  器件  CPLD  基于  
共775條 35/52 |‹ « 33 34 35 36 37 38 39 40 41 42 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>