一種混合結構高速LDPC編碼器的FPGA實(shí)現
分析了準循環(huán)低密度奇偶校驗碼生成矩陣的結構特點(diǎn),討論了硬件可實(shí)現的三種常見(jiàn)編碼器結構,提出了一種混合結構的FPGA實(shí)現方法。通過(guò)利用循環(huán)矩陣的結構特性,增加少量硬件開(kāi)銷(xiāo),就可以實(shí)現編碼器高速編碼,滿(mǎn)足高速通信需求,吞吐量達1.36Gb/s。
一種混合結構高速LDPC編碼器的FPGA實(shí)現.pd
EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 一種混合結構高速LDPC編碼器的FPGA實(shí)現
分析了準循環(huán)低密度奇偶校驗碼生成矩陣的結構特點(diǎn),討論了硬件可實(shí)現的三種常見(jiàn)編碼器結構,提出了一種混合結構的FPGA實(shí)現方法。通過(guò)利用循環(huán)矩陣的結構特性,增加少量硬件開(kāi)銷(xiāo),就可以實(shí)現編碼器高速編碼,滿(mǎn)足高速通信需求,吞吐量達1.36Gb/s。
一種混合結構高速LDPC編碼器的FPGA實(shí)現.pd
評論