<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld／fpga

基于FPGA的線(xiàn)陣CCD器件驅動(dòng)器及其系統控制邏輯時(shí)序的設計

  • 介紹一種基于FPGA設計線(xiàn)陣CCD器件TCDl208AP復雜驅動(dòng)電路和整個(gè)CCD的電子系統控制邏輯時(shí)序的方法，并給出時(shí)序仿真波形。工程實(shí)踐結果表明，該驅動(dòng)電路結構簡(jiǎn)單、功耗小、成本低、抗干擾能力強，適應工程小型化的要求。
  • 關(guān)鍵字： 時(shí)序綜合分析  CCD  FPGA  

利用FPGA技術(shù)實(shí)現數字通信中的交織器和解交織器

  • 介紹用FPGA實(shí)現數字通信中的交、解交織器的一種比較通用的方案，詳細說(shuō)明了設計中的一些問(wèn)題及解決辦法。還介紹了一種實(shí)現FPGA中信號延時(shí)的方法。
  • 關(guān)鍵字： 數字通信  交織器  FPGA  信號延時(shí)  

基于CPLD的電池供電系統斷電電路的設計

  • 今天，大多數的CPLD（復雜可編程邏輯器件）都采用可減少功耗的工作模式，但當系統未使用時(shí)，應完全切斷電源以保存電池能量，從而實(shí)現很多設計者的終極節能目標。描述了如何在一片CPLD 上增加幾只分立元件，實(shí)現一個(gè)節省電池能量的系統斷電電路。
  • 關(guān)鍵字： 按鍵開(kāi)關(guān)矩陣  系統斷電電路  CPLD  

基于FPGA的小型星載非制冷紅外成像系統設計與實(shí)現

  • 根據內編隊重力場(chǎng)衛星紅外成像工作環(huán)境的溫度要求，選取了非制冷長(cháng)波紅外焦平面陣列探測器——UL 03 16 2，并在此基礎上進(jìn)行了系統的軟硬件設計。
  • 關(guān)鍵字： 非制冷紅外成像  MircoBlaze  FPGA  

FPGA低功耗設計小貼士

  • 采用FPGA進(jìn)行低功耗設計并不是一件容易的事，盡管有許多方法可以降低功耗。FPGA的類(lèi)型、IP核、系統設計、軟件算法、功耗分析工具及個(gè)人設計方法都會(huì )對產(chǎn)品功耗產(chǎn)生影響。值得注意的是，如果使用不當，有些方法反而會(huì )增加功耗，因此必須根據實(shí)際情況選擇適當的設計方法。
  • 關(guān)鍵字： 功率估算  結構設計  FPGA  

基于FPGA的高速并行Viterbi譯碼器的設計與實(shí)現

  • 針對319卷積編碼，提出一種Viterbi譯碼器的FPGA實(shí)現方案。該方案兼顧了資源消耗和譯碼效率，通過(guò)有效的時(shí)鐘和存儲介質(zhì)復用，實(shí)現了高速并行的譯碼功能，并利用Verilog語(yǔ)言在Xilinx ISE 6．2中進(jìn)行了建模仿真和綜合實(shí)現。
  • 關(guān)鍵字： 卷積編碼  Viterbi譯碼器  FPGA  

FPGA加速三維CT圖像重建

  • 針對三維圖像重建的經(jīng)典算法(FDK算法)在FPGA上的加速，提出了并行無(wú)等待流水線(xiàn)的實(shí)現方法。實(shí)驗結果表明，該方法獲得了較高的加速比。
  • 關(guān)鍵字： 三維圖像重建  FDK算法  FPGA  

一種改進(jìn)Turbo碼譯碼器的FPGA設計與實(shí)現

  • 提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時(shí)的方法，通過(guò)并行計算前向狀態(tài)度量和后向狀態(tài)度量，將半次迭代譯碼延時(shí)縮短一半，而譯碼性能沒(méi)有損失，同時(shí)也減小了硬件實(shí)現中的時(shí)序控制復雜度。
  • 關(guān)鍵字： Turbo碼  迭代譯碼  FPGA  

基于NIOS Ⅱ處理器的數字信號解碼器設計

  • 介紹了一種基于NIOS Ⅱ實(shí)現數字信號解碼器的方法，該系統由FPGA 和相應接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構成片上系統( SOC) ，可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼，并通過(guò)上位機軟件顯示解碼結果。
  • 關(guān)鍵字： 數字信號解碼器  嵌入式軟核CPU  FPGA  

基于FPGA的GSM系統直放站數字選頻器設計

  • 提出了一種基于FPGA的數字選頻器設計方案，該數字選頻器應用于八通道的GSM系統直放站，采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進(jìn)行數字信號處理。給出了較詳細的硬件設計方案，并通過(guò)Agilent Technologies N5230A網(wǎng)絡(luò )分析儀對數字選頻器進(jìn)行了測量，被選出的有效相鄰信道之間的最小間隔能達到1MHz，能夠實(shí)現較好的選頻功能，可滿(mǎn)足實(shí)際應用的要求。
  • 關(guān)鍵字： 數字選頻器  MSP430  FPGA  

基于FPGA的立體視頻轉換系統

  • 給出了以FPGA為核心、針對自由立體顯示器的立體視頻格式轉換系統的設計與實(shí)現方法。詳細介紹了系統的硬件構成和FPGA邏輯設計，包括DVI控制、視頻格式轉換以及數據緩沖系統等。
  • 關(guān)鍵字： 視頻格式轉換  數據緩沖系統  FPGA  

用FPGA實(shí)現優(yōu)化的指紋識別預處理算法

  • 在選取較優(yōu)化的指紋識別預處理算法的基礎上，根據算法的結構選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現算法的基本器件。由于用FPGA實(shí)現復雜算法較傳統器件從思考角度和實(shí)現方向上都有很大區別，所以本次設計從新的方向來(lái)完成傳統的指紋處理的設計。
  • 關(guān)鍵字： 指紋識別  預處理  FPGA  

基于VHDL的感應加熱電源數字移相觸發(fā)器設計

  • 用數字觸發(fā)器的設計思想設計其硬件結構并對軟件算法進(jìn)行了改進(jìn)。改進(jìn)后的數字移相觸發(fā)器簡(jiǎn)單可靠，產(chǎn)生脈沖的對稱(chēng)性好，抗干擾能力強，能夠保證捕獲到每一個(gè)換相區并及時(shí)觸發(fā)。
  • 關(guān)鍵字： 鎖相環(huán)倍頻  脈沖觸發(fā)模塊  FPGA  

基于FPGA的FIR濾波器的實(shí)現

  • 提出了一種采用現場(chǎng)可編程門(mén)陣列器件FPGA并利用窗函數法實(shí)現線(xiàn)性FIR數字濾波器硬件電路的方案，并以一個(gè)十六階低通FIR數字濾波器電路的實(shí)現為例說(shuō)明了利用Xilinx公司XC4000系列芯片的設計過(guò)程。設計的電路通過(guò)軟件程序進(jìn)行了驗證和硬件仿真，結果表明電路工作正確可靠，能滿(mǎn)足設計要求。
  • 關(guān)鍵字： FIR濾波器  窗函數  FPGA  

基于FPGA的脈沖重復頻率(PRF)跟蹤器的設計

  • 本文利用FPGA資源豐富?易于編程的特點(diǎn)設計了純硬方式的脈沖重復頻率跟蹤器,實(shí)現了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片FPGA中,簡(jiǎn)化了系統結構,縮小了體積?
  • 關(guān)鍵字： 多路脈沖重復頻率跟蹤器  關(guān)聯(lián)比較器  FPGA  
共7025條 76/469 |‹ « 74 75 76 77 78 79 80 81 82 83 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng )建詞條cpld／fpga!
歡迎您創(chuàng )建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>