EEPW首頁(yè) >>
主題列表 >>
cpld/fpga
cpld/fpga 文章 進(jìn)入cpld/fpga技術(shù)社區
基于FPGA的線(xiàn)陣CCD器件驅動(dòng)器及其系統控制邏輯時(shí)序的設計
- 介紹一種基于FPGA設計線(xiàn)陣CCD器件TCDl208AP復雜驅動(dòng)電路和整個(gè)CCD的電子系統控制邏輯時(shí)序的方法,并給出時(shí)序仿真波形。工程實(shí)踐結果表明,該驅動(dòng)電路結構簡(jiǎn)單、功耗小、成本低、抗干擾能力強,適應工程小型化的要求。
- 關(guān)鍵字: 時(shí)序綜合分析 CCD FPGA
基于CPLD的電池供電系統斷電電路的設計
- 今天,大多數的CPLD(復雜可編程邏輯器件)都采用可減少功耗的工作模式,但當系統未使用時(shí),應完全切斷電源以保存電池能量,從而實(shí)現很多設計者的終極節能目標。描述了如何在一片CPLD 上增加幾只分立元件,實(shí)現一個(gè)節省電池能量的系統斷電電路。
- 關(guān)鍵字: 按鍵開(kāi)關(guān)矩陣 系統斷電電路 CPLD
基于FPGA的小型星載非制冷紅外成像系統設計與實(shí)現
- 根據內編隊重力場(chǎng)衛星紅外成像工作環(huán)境的溫度要求,選取了非制冷長(cháng)波紅外焦平面陣列探測器——UL 03 16 2,并在此基礎上進(jìn)行了系統的軟硬件設計。
- 關(guān)鍵字: 非制冷紅外成像 MircoBlaze FPGA
基于FPGA的高速并行Viterbi譯碼器的設計與實(shí)現
- 針對319卷積編碼,提出一種Viterbi譯碼器的FPGA實(shí)現方案。該方案兼顧了資源消耗和譯碼效率,通過(guò)有效的時(shí)鐘和存儲介質(zhì)復用,實(shí)現了高速并行的譯碼功能,并利用Verilog語(yǔ)言在Xilinx ISE 6.2中進(jìn)行了建模仿真和綜合實(shí)現。
- 關(guān)鍵字: 卷積編碼 Viterbi譯碼器 FPGA
基于VHDL的感應加熱電源數字移相觸發(fā)器設計
- 用數字觸發(fā)器的設計思想設計其硬件結構并對軟件算法進(jìn)行了改進(jìn)。改進(jìn)后的數字移相觸發(fā)器簡(jiǎn)單可靠,產(chǎn)生脈沖的對稱(chēng)性好,抗干擾能力強,能夠保證捕獲到每一個(gè)換相區并及時(shí)觸發(fā)。
- 關(guān)鍵字: 鎖相環(huán)倍頻 脈沖觸發(fā)模塊 FPGA
基于FPGA的脈沖重復頻率(PRF)跟蹤器的設計
- 本文利用FPGA資源豐富?易于編程的特點(diǎn)設計了純硬方式的脈沖重復頻率跟蹤器,實(shí)現了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片FPGA中,簡(jiǎn)化了系統結構,縮小了體積?
- 關(guān)鍵字: 多路脈沖重復頻率跟蹤器 關(guān)聯(lián)比較器 FPGA
cpld/fpga介紹
您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
