EEPW首頁(yè) >>
主題列表 >>
cpld/fpga
cpld/fpga 文章 進(jìn)入cpld/fpga技術(shù)社區
一種并行存儲器系統的FPGA實(shí)現
- 圍繞小衛星體積小、重量輕和價(jià)格低廉的特點(diǎn),一個(gè)多CPU共享內存的系統(CPU仍然采用有相應宇航級器件的8086)將是比較合適的選擇。同時(shí)為了提高共享內存的數據通信帶寬,使其不成為整個(gè)系統的瓶頸,本文提出了一個(gè)用ASIC設計一個(gè)共享總線(xiàn)開(kāi)關(guān)網(wǎng)絡(luò )(簡(jiǎn)稱(chēng)SBSN,下同),組合成Omega網(wǎng)絡(luò )的方案,以消除對某一組內存的總線(xiàn)競爭,實(shí)現多CPU對共享分組存儲系統的低位交叉并行訪(fǎng)問(wèn)。
- 關(guān)鍵字: 并行存儲器 多CPU共享內存 FPGA
基于計算機總線(xiàn)的CPLD加密電路設計
- 隨著(zhù)軟件產(chǎn)品的廣泛應用,對軟件的知識產(chǎn)權保護也開(kāi)始重要。軟件產(chǎn)品通過(guò)系列號碼加密,每一個(gè)軟件均有唯一的產(chǎn)品系列號碼。軟件產(chǎn)品配置加密電路板后,軟件產(chǎn)品和該產(chǎn)品軟件加密板同時(shí)售出,用戶(hù)在使用時(shí)一套軟件要配備一塊加密板,通過(guò)控制加密板,就可以保證軟件產(chǎn)品安全。
- 關(guān)鍵字: 知識產(chǎn)權保護 加密電路板 CPLD
基于FPGA的全數字鎖相環(huán)路的設計
- 介紹了應用VHDL技術(shù)設計嵌入式全數字鎖相環(huán)路的方法。詳細敘述了其工作原理和設計思想,并用可編程邏輯器件FPGA予以實(shí)現。
- 關(guān)鍵字: VHDL 數字鎖相環(huán) FPGA
cpld/fpga介紹
您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
