EEPW首頁(yè) >>
主題列表 >>
cpld／fpga
cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區
基于FPGA的帶Cache的嵌入式CPU的設計與實(shí)現
- MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統領(lǐng)域中得到廣泛的應用。MIPS32TM指令集開(kāi)放，指令格式規整，易于流水線(xiàn)設計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設計更簡(jiǎn)單、設計周期更短等優(yōu)點(diǎn)，并可以應用更多先進(jìn)的技術(shù)，開(kāi)發(fā)更快的下一代處理器。
- 關(guān)鍵字： 流水線(xiàn)CPU 時(shí)序設計 FPGA
基于CPLD的八段數碼顯示管驅動(dòng)電路設計
- 時(shí)鐘脈沖計數器的輸出經(jīng)過(guò)3 線(xiàn)—8 線(xiàn)譯碼器譯碼其輸出信號接到八位數碼管的陰極Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7 端。要顯示的數據信息Ａ～Ｈ中哪一個(gè)，通過(guò)八選一數據選擇器的地址碼來(lái)選擇，選擇出的數據信息經(jīng)七段譯碼器譯碼接數碼管的a～g 管腳。這樣八個(gè)數碼管就可以輪流顯示八個(gè)數字，如果時(shí)鐘脈沖頻率合適，可實(shí)現八個(gè)數碼管同時(shí)被點(diǎn)亮的視覺(jué)效果。
- 關(guān)鍵字： 八位數碼管 共陰極 CPLD
利用FPGA實(shí)現外設通信接口之： 典型實(shí)例-字符LCD接口的設計與實(shí)現
- 本節旨在設計實(shí)現FPGA與字符LCD的接口，幫助讀者進(jìn)一步了解字符液晶的工作原理和設計方法。
- 關(guān)鍵字： 字符LCD接口 char_ram模塊 FPGA ModelSim
cpld／fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條cpld／fpga!
歡迎您創(chuàng )建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng )建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473