EEPW首頁(yè) >>
主題列表 >>
asic-to-fpga
asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區
將處理器集成入FPGA的整合之道
- 引言現有的FPGA設計策略只是將FPGA看作一個(gè)單個(gè)元件，且需要依靠HDL輸入(HDL capture)和仿真的手段來(lái)進(jìn)行元件設計和驗證。而在將處理器集成入FPGA，試圖在可編程部件中成就一個(gè)完全內嵌的系統時(shí)，其所呈現出的復雜性是現有方法無(wú)法有效解決的。若想對嵌入到FPGA中基于處理器的整個(gè)數字系統進(jìn)行輸入、運行及調試，工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設計工具，在一個(gè)集成化的FPGA執行環(huán)境中協(xié)調工作的理想設計平臺。本文概述了開(kāi)發(fā)這種系統所必須面對的各種設計挑戰，并講解了Altium公司的最新電子
- 關(guān)鍵字： FPGA
CPLD在合成孔徑雷達目標模擬視頻板設計中的應用
- 摘 要：本文介紹了一種合成孔徑雷達目標模擬視頻板卡的設計實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開(kāi)發(fā)系統實(shí)現。由于采用該器件,簡(jiǎn)化了電路設計,減小了設備體積,同時(shí)也使設備的可靠性和設計的靈活性大大提高。關(guān)鍵詞：合成孔徑雷達；FPGA/CPLD；PCI接口；乒乓結構引言合成孔徑雷達(Synthetic Aperture Radar,簡(jiǎn)稱(chēng)SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎,以高速數字處理和精確運動(dòng)補償為前提條件的高分辨率成像雷達。對于合成孔徑雷達成像處
- 關(guān)鍵字： FPGA/CPLD PCI接口 合成孔徑雷達 乒乓結構
基于FPGA的神經(jīng)元自適應PID控制器設計
- 摘 要：本文提出了一種用FPGA實(shí)現神經(jīng)元自適應PID控制器的方案，采用modelsim 5.6d進(jìn)行仿真驗證并在Synplify Pro 7.1平臺上進(jìn)行綜合，結果表明該方案具有運算速度快、精度高和易于實(shí)現的特點(diǎn)。關(guān)鍵詞：神經(jīng)元；PID；FPGA；BP神經(jīng)網(wǎng)絡(luò )引言迄今為止，PID控制器因其具有結構簡(jiǎn)單、容易實(shí)現等特點(diǎn)，仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線(xiàn)性和時(shí)變特性時(shí)，傳統的PID 控制器往往難以獲得滿(mǎn)意的控制效果。神經(jīng)網(wǎng)絡(luò )以其強大
- 關(guān)鍵字： BP神經(jīng)網(wǎng)絡(luò ) FPGA PID 神經(jīng)元
以系統為中心的全層次納米級SoC設計方法學(xué)
- 引言2003年SoC的收入達到了310億美元，隨著(zhù)通信行業(yè)及個(gè)人電子設備市場(chǎng)的快速發(fā)展，這一數字有望在2008年再翻上一番。其主要應用領(lǐng)域包括：數字蜂窩式移動(dòng)電話(huà)及基礎設施、存儲設備、視頻游戲機、消費類(lèi)顯示設備、圖形卡、數字電視、個(gè)人電腦用主板、寬帶接入設備以及DVD等。個(gè)人電子設備需求的持續上升表示SoC設計正發(fā)展到一個(gè)轉折點(diǎn)，因為此類(lèi)系統的產(chǎn)品壽命一般都不會(huì )超過(guò)一年，而新產(chǎn)品的問(wèn)世周期為兩年。研究表明，一項高科技新產(chǎn)品只要延遲上市6個(gè)月，其生命周期內的收入就要減少大概30%。而且，近年來(lái)這種商業(yè)影響有
- 關(guān)鍵字： Cadence SoC ASIC
基于FPGA的專(zhuān)用信號處理器設計和實(shí)現
- 摘 要：本文介紹基于FPGA、用VHDL語(yǔ)言編程實(shí)現矢量脫靶量測量專(zhuān)用信號處理器的方法。有效利用FPGA片內硬件資源，無(wú)需外圍電路，高度集成，實(shí)現了對復數數據進(jìn)行去直流、加窗、512點(diǎn)FFT和求模平方運算。 關(guān)鍵詞：512點(diǎn)FFT；FPGA；蝶形運算 前言矢量脫靶量測量系統中，信號處理電路模塊的主要任務(wù)是完成目標檢測、數據存儲以及給其它單元控制信號。系統所進(jìn)行的目標檢測需要計算信號的功率譜，所以先要對采集到的多通道(8路)數據按512點(diǎn)為一幀，作FFT處理，得到其頻譜。為了監測接收機工作狀態(tài)，需要在頻域
- 關(guān)鍵字： 512點(diǎn)FFT FPGA 蝶形運算
一種基于FPGA的直接序列擴頻基帶處理器
- 摘 要：本文設計實(shí)現了一種基于FPGA的直接序列擴頻基帶處理器，并闡述了其基本原理和設計方案。關(guān)鍵詞：擴頻；FPGA；數字匹配濾波器；基帶處理器引言擴頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實(shí)現碼分多址等許多優(yōu)點(diǎn)，已成為無(wú)線(xiàn)通信物理層的主要通信手段。本文設計開(kāi)發(fā)了一種基于直接序列擴頻技術(shù)(DS-SS)的基帶處理器。直接序列擴頻通信直接序列擴頻通信系統原理框圖如圖1所示。該處理器由FPGA芯片，完成圖1中兩虛線(xiàn)框所示的基帶信號處理部分。擴頻方式為11位bar
- 關(guān)鍵字： FPGA 基帶處理器 擴頻 數字匹配濾波器
用FPGA技術(shù)實(shí)現某新型通信設備中PCM碼流處理
- 摘 要：本文根據FPGA器件的特點(diǎn)，介紹了應用FPGA設計某通信設備中PCM碼流處理模塊的一種方案。并就設計中遇到的問(wèn)題進(jìn)行了分析。關(guān)鍵詞：FPGA；RAM引言由于FPGA器件可實(shí)現所有數字電路功能 ，具有結構靈活、設計周期短、硬件密度高和性能好等優(yōu)點(diǎn)，在高速信號處理領(lǐng)域顯示出愈來(lái)愈重要的作用。本文研究了基于FPGA技術(shù)對PCM碼流進(jìn)行處理的實(shí)現方法。變換后的數據寫(xiě)入RAM，與DSP配合可完成復雜的信號處理功能。設計方案某新型通信設備中，在完成調度功能的板子上，需要進(jìn)行
- 關(guān)鍵字： FPGA RAM 存儲器
測試復雜的多總線(xiàn)SoC器件
- 使用多個(gè)復雜的總線(xiàn)已經(jīng)成為系統級芯片(SoC)器件的標準，這種總線(xiàn)結構的使用使測試工程師面臨處理多個(gè)時(shí)鐘域問(wèn)題的挑戰。早期器件的測試中，工程師可以依賴(lài)某些自動(dòng)化測試設備(ATE)的雙時(shí)域能力測試相對簡(jiǎn)單的總線(xiàn)結構。目前測試工程師面臨更復雜的SoC器件，這些器件反應了越來(lái)越多使用多個(gè)高速總線(xiàn)結構的趨勢。使用有效的技術(shù)和下一代測試系統，如Credence(科利登)的Octet，測試工程師能夠成功地管理與復雜SoC器件(如北橋器件)中多總線(xiàn)結構相關(guān)的獨立時(shí)鐘域。通過(guò)掌握ATE的能力，測試開(kāi)發(fā)過(guò)程中，測試工程師能
- 關(guān)鍵字： SoC SoC ASIC
低功耗SoC存儲器設計選擇
- 當今的設計師面對無(wú)數的挑戰：一方面他們必須滿(mǎn)足高技術(shù)產(chǎn)品不斷擴展的特性需求，另一方面卻不得不受到無(wú)線(xiàn)和電池裝置的電源限制。沒(méi)有任何技術(shù)在這方面的要求比SoC的設計更為明顯，在這種設計中，高級工藝比從前復雜的多。然而，上述技術(shù)造成了新的電源問(wèn)題?，F代SoC系統的關(guān)鍵之一就是：嵌入存儲器在芯片中的比例在不斷增長(cháng)。當存儲器開(kāi)始主導SoC時(shí)，應用節能技術(shù)使存儲器獲得系統電源變得十分重要。重要問(wèn)題之一就是：在系統結構方面，是嵌入系統存儲器還是把存儲器放在SoC之外。在以前的技術(shù)中，電源不是要考慮的一個(gè)主要因素，而成
- 關(guān)鍵字： Mosys SoC ASIC
基于A(yíng)RM內核的手持設備SoC
- 摘 要：本文研究并開(kāi)發(fā)了一款針對手持設備、內嵌ARM7TDMI內核的系統芯片。在設計這款芯片的過(guò)程中，MP3算法的軟硬件分割和芯片的低功耗設計是主要挑戰。本文介紹了該系統芯片的結構，并著(zhù)重介紹了軟硬件分割和低功耗設計技術(shù)。關(guān)鍵詞：系統芯片；低功耗；ARM；MP3 引言隨著(zhù)半導體技術(shù)的進(jìn)步和芯片設計方法—IP重用技術(shù)的出現，SoC在消費類(lèi)電子產(chǎn)品中已經(jīng)越來(lái)越普遍。本課題組去年啟動(dòng)了稱(chēng)為Garfield的SoC項目。Garfield定義為一款面向中低端PDA的
- 關(guān)鍵字： ARM MP3 低功耗 系統芯片 SoC ASIC
利用SoC單片機的多功能數據采集卡
- 摘 要：本文介紹了一種SoC單片機控制的多功能數據采集卡，在輸入通道中增加程控濾波、程控增益放大器和多級陷波電路，采集卡的功能選擇和參數改變均由SoC單片機軟件控制。本文給出了關(guān)鍵部分的電路圖、元件參數和實(shí)測數據。關(guān)鍵詞：SoC 單片機；程控放大；程控陷波 引言目前大多數的數據采集卡并不能適應工業(yè)控制現場(chǎng)或像野外那樣存在多種噪聲干擾的使用環(huán)境，特別是對50Hz工頻干擾及其諧波干擾無(wú)法起到抑制作用。在這種情況下，采集到的數據往往有很多錯誤或者采集卡無(wú)法正常工作。本數據采
- 關(guān)鍵字： SoC 單片機 程控放大 程控陷波 SoC ASIC
DSP和FPGA在圖像傳輸系統中的應用和實(shí)現
- 摘 要：本文重點(diǎn)介紹基于DSP和FPGA、采用中頻數字化方法，以及QPSK擴頻調制技術(shù)來(lái)實(shí)現圖像的無(wú)線(xiàn)傳輸。對擴頻通信系統的同步問(wèn)題提出了一種實(shí)現方法，并給出了部分實(shí)驗結果。關(guān)鍵詞：圖像傳輸；擴頻通信；同步；FPGA；DSP 視頻通信是目前計算機和通信領(lǐng)域的一個(gè)熱點(diǎn)。而無(wú)線(xiàn)擴頻與有線(xiàn)相比,有其固有的優(yōu)越性，如聯(lián)網(wǎng)方便、費用低廉等。所以開(kāi)發(fā)無(wú)線(xiàn)擴頻實(shí)時(shí)圖像傳輸系統有很高的實(shí)用價(jià)值。 系統設計在短距離通信中，通?？梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
- 關(guān)鍵字： DSP FPGA 擴頻通信 同步 圖像傳輸
基于C*SoC200的32位稅控機專(zhuān)用系統芯片設計
- 摘 要：本文首先介紹了一個(gè)32位嵌入式稅控機專(zhuān)用系統芯片C3118的功能、結構和特點(diǎn)，然后分析了一個(gè)自動(dòng)化程度很高的SoC設計平臺——C*SoC200，對該平臺的主要結構和功能進(jìn)行了分析。關(guān)鍵詞：IP；SoC；平臺；仿真 引言2003年7月，中國國家質(zhì)量監督檢驗檢疫總局發(fā)布了由稅控機國家標準制定委員會(huì )制定的稅控收款機國家標準。并將陸續出臺一系列的管理法規。為了滿(mǎn)足國家標準的要求，各稅控機生產(chǎn)廠(chǎng)家都在積極使用32位MCU開(kāi)發(fā)符合新規范的稅控機。而32位的嵌入式稅控機專(zhuān)用
- 關(guān)鍵字： IP SoC 仿真 平臺 SoC ASIC
合理選擇SoC架構
- 找到價(jià)格、性能和功耗的最佳結合點(diǎn)實(shí)際上就確保贏(yíng)得了SoC設計，但說(shuō)起來(lái)容易做起來(lái)難。在實(shí)際可用的雙芯核架構、可編程加速器和數百萬(wàn)門(mén)FPGA出現以前，一種80:20法則用起來(lái)很奏效：如果計算負荷的80%為數據處理，那么選擇RISC架構，在RISC中實(shí)施信號處理。而當今面臨太多的架構選擇，差別甚微，用單一處理器架構來(lái)解決優(yōu)化問(wèn)題已不可能。一種較為成功的方法是通過(guò)將計算資源與特性集匹配來(lái)實(shí)現。將一種復雜系統映射到硅中，在相當程度上依賴(lài)于設計是在現有SoC上實(shí)現還是從頭做起。對于前一種情況，系統設計師應從了解四個(gè)
- 關(guān)鍵字： TI SoC ASIC
頻分分路中高速FFT的實(shí)現
- 摘 要：本文介紹了多相陣列FFT在星上多載波數字化分路中的應用，并針對星上處理的實(shí)時(shí)高速處理要求，提出了一種FFT的實(shí)現方案，并用一片FPGA芯片驗證了其正確性和可行性。關(guān)鍵詞：FFT；FPGA；頻分分路 多載波信號的數字化分路是衛星通信星上處理技術(shù)的關(guān)鍵技術(shù)之一，數字化分路技術(shù)主要有并行濾波器組分路、樹(shù)形濾波器組分路和多相陣列FFT分路三種。在通道數較多時(shí)，多相陣列FFT有效地使用了抽取技術(shù)，且FFT算法具有很高的計算效率，本文所討論的就是該方法中FFT的實(shí)現。
- 關(guān)鍵字： FFT FPGA 頻分分路
asic-to-fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
asic-to-fpga電路
asic-to-fpga相關(guān)帖子
asic-to-fpga資料下載
asic-to-fpga專(zhuān)欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473