基于FPGA的結構光圖像中心線(xiàn)提取

摘要：在線(xiàn)結構光視覺(jué)三維測量系統中，為了實(shí)現對結構光圖像線(xiàn)條紋中心的實(shí)時(shí)高精度提取，本文采用了極值法、閾值法和灰度重心法相結合的中心線(xiàn)提取方法。利用現場(chǎng)可編程門(mén)陣列器件(FPGA)的流水線(xiàn)技術(shù)以及并行技術(shù)的硬件設計來(lái)完成運算，保證了光條紋中心點(diǎn)的實(shí)時(shí)準確提取。實(shí)驗表明采用FPGA 實(shí)現圖像處理的專(zhuān)用算法能滿(mǎn)足圖像數據進(jìn)行實(shí)時(shí)準確提取的要求。

引言

　　隨著(zhù)測控技術(shù)及數字圖像處理技術(shù)的高速發(fā)展，基于三角法線(xiàn)結構光的三維測量具有高精度、非接觸、實(shí)時(shí)性和強主動(dòng)受控性的特性，因此在現實(shí)中有廣泛的應用，尤其是在計算機視覺(jué)、醫療診斷和工業(yè)檢測等領(lǐng)域應用價(jià)值日漸增強。在結構光檢測系統中，利用CCD相機以及工業(yè)相機攝取用線(xiàn)結構平面激光照射照在物體表面形成的光條紋中心信息，然后根據光條紋中心偏移量進(jìn)行三維定標，這樣可以得到物體表面的各類(lèi)信息，比如表面的缺陷以及形變等。有鑒于此，線(xiàn)結構光條中心信息的圖像處理在測量過(guò)程中就顯得十分關(guān)鍵^[1-3]。雖然目前結構光中心線(xiàn)的提取方法有許多種，比如：閾值法、極值法、灰度重心法、方向模板法、Hessian矩陣法等^[4-6]，這些方法都有各自的優(yōu)缺點(diǎn)以及一定的應用范圍?；跀底謭D像處理的特點(diǎn)是處理的數據量非常大，處理非常耗時(shí)。所以本文研究了在FPGA上用硬件描述語(yǔ)言實(shí)現圖像的中心線(xiàn)提取算法，采用了極值法、閾值法和重心法相結合的中心線(xiàn)提取方法。通過(guò)功能模塊的硬件化，以便高速提取結構光中心線(xiàn)。結果表明，實(shí)驗系統達到了基于視頻速度的應用要求。

1 系統硬件設計

　　圖1為光條中心線(xiàn)提取系統的硬件設計框圖。整個(gè)中心線(xiàn)提取系統主要有四個(gè)組成部分：

　　(1)視頻數據編碼模塊：編碼器采用ANALOG DEVICES公司的ADV7179芯片，該編碼器能實(shí)現ITU—R BT601/BT656 YCrCb(其比例為4:2:2)格式的數字信號轉為NTSC/PAL摸擬視頻輸出信號;

　　(2)DDR2 SDRAM存儲器控制模塊：選用兩片MICRON公司的MT47H64M16 DDR2存儲器來(lái)實(shí)現圖像幀數的交叉緩存，為后面的中心線(xiàn)提取提供像素值以及坐標值;

　　(3)中心線(xiàn)提取模塊：FPGA采用的是Altera公司Cyclone III系列的EP3C40F484C6芯片，該芯片價(jià)格低廉、實(shí)用性強，能充分發(fā)揮芯片的并行計算能力，實(shí)現中心線(xiàn)的快速提取;

　　(4)視頻數據編解碼模塊：解碼器采用TEXAS INSTRUMENT 公司的TVP5150芯片，該芯片低功耗，能解決視頻輸入輸出同步問(wèn)題，而且輸出型號的特性可以通過(guò)I²C串行接口進(jìn)行編程配置。

　　整個(gè)系統從CCD攝像機接收的模擬視頻信號通過(guò)視頻解碼芯片解碼后，轉換成BT656(4：2：2)YCbCr SDTV(標清)格式的數字視頻信號，通過(guò)一個(gè)FIFO來(lái)進(jìn)行行/場(chǎng)消隱、解出同步信息等操作，之后提取圖像信息的Y(亮度值)分量，然后在數據上傳輸。對于圖像的傳送采用兩片DDR2來(lái)進(jìn)行奇偶兩場(chǎng)傳送;同時(shí)對視頻解碼器輸出的同步信號進(jìn)行檢測。當有效數據到來(lái)時(shí)，FPGA選擇一片DDR2，使用隔行存儲方式，完成一幀圖像的存儲，當第二幀圖像有效數據到來(lái)時(shí)，FPGA選擇另一片DDR2，以相同的方式完成第二幀圖像的存儲，依次交叉存儲，然后經(jīng)內部的處理模塊處理后得到圖像光帶中心線(xiàn)坐標^[8]。將提取的一行中心線(xiàn)坐標存儲在RAM里面，再經(jīng)過(guò)視頻編碼器將數字視頻信號轉換成模擬視頻信號輸出到顯示終端顯示。

2 算法的FPGA實(shí)現

2.1 算法流程

　　我們首先以列掃描的方式讀出一幀數據，并將讀出的亮度值與所設定的閾值進(jìn)行比較。濾除不需要的點(diǎn)，然后通過(guò)像素值比較得到像素值最大點(diǎn)，之后用最大點(diǎn)周邊的3*3鄰接點(diǎn)來(lái)進(jìn)行灰度重心法計算出光條中心點(diǎn)。具體做法如下：

　　(1)由于光帶圖像中的亮點(diǎn)太多，所以對讀出的像素值與設定的閾值進(jìn)行比較，濾除雜點(diǎn);

　　(2)對大于閾值的點(diǎn)進(jìn)行比較，找到亮度值最大的點(diǎn)及其周邊3*3鄰域點(diǎn);

　　(3)然后，對 分別運用(1)式求得其亞像素坐標：

(1)

2.2 存儲單元

　　對于算法的實(shí)現，還要考慮圖像數據的存儲結構。這其中包括：點(diǎn)存儲器，用來(lái)存儲需要運算的單個(gè)像素點(diǎn);行存儲器，用來(lái)緩存需要運算的圖像的一行像素點(diǎn);幀存儲器，用來(lái)存儲整幀圖像。一般幀存儲器都需要很大的容量，而FPGA內部實(shí)現起來(lái)比較困難，所以FPGA板都會(huì )增加外部存儲器，由外部的DDR2 SDRAM 芯片實(shí)現^[9];為了使進(jìn)行運算的領(lǐng)域9個(gè)3*3的像素點(diǎn)能在同一時(shí)鐘輸出，便于進(jìn)行之后的流水線(xiàn)算法模塊，因此在3*3的滑動(dòng)窗的硬件設計中，本文采用了2個(gè)RAM存儲器來(lái)進(jìn)行行存儲。具體操作是：先用兩個(gè)RAM存儲器存儲兩行數據，等到第三行到來(lái)時(shí)，再將前兩行的數據讀出來(lái)，之后用9個(gè)寄存器存儲這9個(gè)數據，以保證數據的同時(shí)獲取^[10]。存儲結構見(jiàn)圖2所示。

　　這樣，當圖像像素點(diǎn)串行輸入時(shí)，經(jīng)過(guò)這種結構的存儲器系統，即可得到相應點(diǎn)進(jìn)行灰度重心法計算所需的所有鄰域點(diǎn)的并行輸出。