asic ip核文章進(jìn)入asic ip核技術(shù)社區

電壓調節技術(shù)用于SoC低功耗設計

　　引言　　SoC即“System on chip”,通俗講為“芯片上的系統”,主要用于便攜式和民用的消費的電子產(chǎn)品。隨著(zhù)便攜式和民用電子產(chǎn)品的高速發(fā)展,廣大用戶(hù)對便攜設備新功能的要求永無(wú)止境。于是要求設計人員在設計小型便攜式消費類(lèi)電子產(chǎn)品時(shí),不僅要縮小產(chǎn)品尺寸、降低成本,更重要的是降低功耗,用戶(hù)都希望便攜式產(chǎn)品的電池充電后的工作時(shí)間越長(cháng)越好。于是,系統設計與SoC 設計人員面臨著(zhù)在增加功能的同時(shí)保證電池的使用時(shí)間的挑戰。要達到這一點(diǎn),就需要使用新的節能技術(shù),比如電壓調節(voltage scalin
關(guān)鍵字： SoC 芯片電壓調節 SoC ASIC

ARM、DSP、FPGA的技術(shù)特點(diǎn)和區別是什么

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
關(guān)鍵字： DSP ASIC 單片機 FPGA 測試 ARM 計算機 Cell

變參數RS編碼器IP核的設計與實(shí)現

　　引言　　數字信號在傳輸過(guò)程中可能受到各種干擾及信道傳輸特性不理想的影響而使信號發(fā)生錯誤, 從而接收到錯誤的信息。為了實(shí)現數字系統在傳輸過(guò)程中的可靠性, 幾乎所有的現代通信系統都把糾錯編碼作為一個(gè)基本組成部分。Reed-So lomon (RS)碼是目前最有效、應用最廣的差錯控制編碼之一,是一類(lèi)具有很強糾錯能力的多進(jìn)制BCH 碼, 它既可以糾正突發(fā)錯誤, 也可以糾正隨機錯誤。RS 碼主要應用于實(shí)時(shí)性較高的移動(dòng)通信系統、深空通信、數字衛星電視、磁記錄系統等方面。　　目前對RS 編碼器的設計主要局限
關(guān)鍵字：數字信號編碼器 IP核通信基礎

高密度IC設計中面臨的ASIC與FPGA的抉擇

　　在過(guò)去10年間，全世界的設計人員都討論過(guò)使用ASIC或者FPGA來(lái)實(shí)現數字電子設計的好處。通常這些討論將完全定制IC的性能優(yōu)勢和低功耗與FPGA的靈活性和低NRE成本進(jìn)行比較。設計隊伍應當在A(yíng)SIC設計中先期進(jìn)行NRE投資，以最大限度地提高性能、降低尺寸以及降低大批量制造時(shí)的成本?或者設計隊伍應該為市場(chǎng)設計只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品? 　　事實(shí)上，由于高密度IC設計面臨的日益嚴重的挑戰，上面的觀(guān)點(diǎn)并不重要。隨著(zhù)ASIC設計人員進(jìn)入每一個(gè)新的工藝過(guò)程，設計變得
關(guān)鍵字：嵌入式系統單片機 ASIC IC FPGA 模擬IC

可編程SoC(SoPC)

SOPC ( System on a Programmable Chip，片上可編程系統)是以PLD(可編程邏輯器件)取代ASIC(專(zhuān)用集成電路)，更加靈活、高效的技術(shù)SOC (System On Chip)解決方案。SOPC代表一種新的系統設計技術(shù)，也是一種初級的軟硬件協(xié)同設計技術(shù)。與 SOC 技術(shù)相比，集成電路只有安裝在整機系統中才能發(fā)揮它的作用。IC芯片是通過(guò)印刷電路板(PCB
關(guān)鍵字：可編程 SoC SoPC 片上系統 SoC ASIC

使用ISE設計工具優(yōu)化FPGA的功耗

　　自從Xilinx公司推出FPGA二十多年來(lái)，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現數字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應商及其客戶(hù)關(guān)注的問(wèn)題。　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開(kāi)移動(dòng)電子設備等新興市場(chǎng)之門(mén)的關(guān)鍵。　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗。本文說(shuō)明如何應用計算機輔助設計(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。　　CM
關(guān)鍵字：嵌入式系統單片機 Xilinx FPGA ASIC

多晶硅價(jià)格走高專(zhuān)家剖析太陽(yáng)能電池反跌之謎

　　即便原材料多晶硅的價(jià)格一直持續高漲，國內大部分太陽(yáng)能電池組件制造商仍計劃調低或維持產(chǎn)品價(jià)格穩定，以贏(yíng)取更多的市場(chǎng)份額。環(huán)球資源最新發(fā)布的研究報告顯示，88%的受訪(fǎng)供應商將調低或維持產(chǎn)品價(jià)格穩定，只有12%的受訪(fǎng)者計劃調升產(chǎn)品價(jià)格。　　報告出版人區乃光表示，“由于市場(chǎng)預計多晶硅短缺的情況將會(huì )持續至2009年，因此很多太陽(yáng)能電池組件制造商正實(shí)行簡(jiǎn)化生產(chǎn)程序的措施，其中包括通過(guò)規模經(jīng)濟增加效率、進(jìn)入產(chǎn)業(yè)鏈下游及研發(fā)制造使用較少量多晶硅的較薄的太陽(yáng)能電池?！? 　　據悉，計劃減低生產(chǎn)成本的受訪(fǎng)供應商中：2
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 多晶硅太陽(yáng)能 SoC ASIC

千兆高端防火墻的技術(shù)發(fā)展趨勢

防火墻的未來(lái)是向著(zhù)高性能，強大的QoS保證能力和深度防御三個(gè)方向發(fā)展。政府，金融電力等關(guān)鍵行業(yè)的數據中心、大型電信運營(yíng)商的網(wǎng)絡(luò )流量巨大，業(yè)務(wù)復雜。多業(yè)務(wù)下的流量劇增不僅對帶寬提出了很高的要求，而且對防火墻多業(yè)務(wù)支持的功能和性能方面也提出了很高的要求。　　因此，典型的千兆高端防火墻的技術(shù)特征是具有4G到10G線(xiàn)速處理和能力；在承受海量業(yè)務(wù)流突發(fā)的情況下保證流媒體，視頻，語(yǔ)音等時(shí)延敏感應用的穩定運行的能力。高端用戶(hù)往往采用高性能服務(wù)器對外提供特定的
關(guān)鍵字：防火墻技術(shù) 發(fā)展趨勢 FPGA SoC ASIC

一種新型音頻功放數字電調諧的ASIC實(shí)現

本文介紹了一種新型具有數字音量調節功能音頻功放的工作原理和設計方法,并將設計應用于實(shí)際電路中,獲得了很好的效果. 采用按鍵式音量控制器操作方便,大幅降低了與此相關(guān)的軟件成本,應用前景廣闊. 音頻功放電路在實(shí)際應用中都要涉及到音量的電調諧問(wèn)題,而通過(guò)調節放大電路的增益來(lái)控制音頻放大電路的音量是比較有效的,目前應用比較多的有以下2&n
關(guān)鍵字：音頻電調諧 ASIC SoC ASIC 音視頻技術(shù)

SOPC中自定義外設和自定義指令性能分析

　　引言　　NiosII是一個(gè)嵌入式軟核處理器，除了可以根據需要任意添加已經(jīng)提供的各種外設以外，用戶(hù)還可以通過(guò)定制自定義外設和自定義指令的方式來(lái)滿(mǎn)足各種應用需求。定制用戶(hù)外設和用戶(hù)指令是使用NiosII嵌入式軟核處理器的重要特征。定制的用戶(hù)外設能夠以“硬件加速器”的形式實(shí)現各種各樣用戶(hù)要求的功能;同時(shí)定制的用戶(hù)指令，可以把一個(gè)復雜的標準指令序列簡(jiǎn)化為一條用硬件實(shí)現的單個(gè)指令，以增強對實(shí)時(shí)軟件算法的處理能力。近來(lái)，隨著(zhù)國內SOPC開(kāi)發(fā)的逐步深入，這兩者的性能開(kāi)始成為一個(gè)關(guān)注的焦點(diǎn)。本文通過(guò)CRC32對S
關(guān)鍵字：嵌入式系統單片機 SOPC 自定義指令 SoC ASIC

FARADAY選擇CADENCE VOLTAGESTORM用于高級65納米低功耗簽收

　　Cadence設計系統公司與領(lǐng)先的ASIC和硅智產(chǎn)(SIP)無(wú)晶圓IC設計公司智原科技宣布智原已經(jīng)采用Cadence® VoltageStorm® 功率分析技術(shù)進(jìn)行低功耗簽收，并支持智原的尖端低功耗設計。智原使用VoltageStorm的靜態(tài)和動(dòng)態(tài)功率分析檢驗其高級低功耗設計技術(shù)，包括功率門(mén)控、去耦合電容優(yōu)化和多電源多電壓(MSMV)規劃。　　智原有一套現成的功率分析解決方案，目前已經(jīng)成功發(fā)展到90納米級別。不過(guò)由于意識到了65納米及以下級別低功耗簽收帶來(lái)的新技術(shù)挑戰，智原對目前市
關(guān)鍵字：嵌入式系統單片機 Cadence IC ASIC MCU和嵌入式微處理器

處理器存儲器子系統中的SoC功耗優(yōu)化設計

　　在新的系統級芯片(SoC)設計中，尤其是對便攜式設備而言，對整個(gè)系統功耗的優(yōu)化正變得與性能和面積優(yōu)化同樣重要。有些EDA工具具有門(mén)控時(shí)鐘、降壓、降頻和減少漏電電流等功能，有些芯片制造商能夠提供低功耗庫和工藝，所有這些工藝都非常費時(shí);在最好情況下能夠提供兩倍的性能提升，因為這些提升是在設計周期的后端進(jìn)行的。　　功耗優(yōu)化的最佳時(shí)間是在設計周期的一開(kāi)始進(jìn)行，即在確定體系結構的系統級進(jìn)行優(yōu)化。確定系統級體系結構對功耗影響非常大，如局部存儲器和高速緩存的數量和容量。在設計周期的一開(kāi)始進(jìn)行優(yōu)化可以減少功耗十倍
關(guān)鍵字：嵌入式系統單片機存儲器 SoC SoC ASIC

普誠科技推出USB揚聲器控制芯片PT8915

　　因iPOD/iPhone/PDA這類(lèi)時(shí)尚新型PortableDevice產(chǎn)品的流行，帶動(dòng)了消費者新的應用需求，對USBAudio播放器平臺要求整合更多的功能與較佳音質(zhì)播放。針對這股對USBAudio播放器平臺產(chǎn)品開(kāi)發(fā)的需求與多元應用，普誠科技(PrincetonTechnology)推出了目前最完整的解決方案控制芯片-USB揚聲器控制芯片PT8915。　　PT8915的單芯片純硬件設計架構，有效整合音量控制鍵與Line-In(模擬音頻輸入)的功能，更使得PT8915能支持Hybrid-Audio(
關(guān)鍵字：嵌入式系統單片機普誠科技 USB PT8915 SoC ASIC

賽靈思90nm和65nm產(chǎn)品線(xiàn)銷(xiāo)售創(chuàng )新紀錄

　　賽靈思公司宣布，其90nm和65nm器件的銷(xiāo)售在亞太地區創(chuàng )紀錄營(yíng)收的大力推動(dòng)下，創(chuàng )造了一個(gè)新的紀錄。賽靈思90nm和65nm器件在消費和通信領(lǐng)域的廣泛應用，是促使其收獲此次強勁增長(cháng)的主要原因。在2008財年9月結束的第二個(gè)財季里，這些產(chǎn)品在亞太區的銷(xiāo)售比2006財年的同一季度增長(cháng)了近五倍。賽靈思預計其90nm和65nm產(chǎn)品在PLD市場(chǎng)的累積市場(chǎng)份額已經(jīng)接近70%。　　"隨著(zhù)亞洲客戶(hù)越來(lái)越多地采用賽靈思解決方案來(lái)滿(mǎn)足他們在技術(shù)和上市時(shí)間上的要求，賽靈思的90nm和65nm產(chǎn)品贏(yíng)得的設計數量也不斷地創(chuàng )
關(guān)鍵字：嵌入式系統單片機賽靈思 PLD ASIC 嵌入式

Semitel推出超低電容高分子ESD保護元件

　　全面線(xiàn)路保護方案供應商Semitel繼半導體ESD全面保護方案之后，結合新材料和多層印制線(xiàn)路板技術(shù)，推出了超低電容的高分子ESD的專(zhuān)利產(chǎn)品。目前其產(chǎn)品的電容值最低已經(jīng)能做到0.15pF，完全適合超高速傳輸的應用場(chǎng)合。　　在需要超高速傳輸信號的場(chǎng)合，如高清晰多媒體接口(HDMI),數字影像接口(DVI),USB2.0接口，手機天線(xiàn)等，其傳輸速率多在3Gbps以上，當保護器件的電容大于1pF時(shí)，其寄生電容會(huì )對信號的傳輸造成非常大的影響。采用傳統的半導體工藝制作的半導體ESD保護元件，其電容一般都在幾個(gè)
關(guān)鍵字：模擬技術(shù) 電源技術(shù) Semitel 電子 ESD SoC ASIC