高密度IC設計中面臨的ASIC與FPGA的抉擇

　　在過(guò)去10年間，全世界的設計人員都討論過(guò)使用ASIC或者FPGA來(lái)實(shí)現數字電子設計的好處。通常這些討論將完全定制IC的性能優(yōu)勢和低功耗與FPGA的靈活性和低NRE成本進(jìn)行比較。設計隊伍應當在ASIC設計中先期進(jìn)行NRE投資，以最大限度地提高性能、降低尺寸以及降低大批量制造時(shí)的成本?或者設計隊伍應該為市場(chǎng)設計只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品?

　　事實(shí)上，由于高密度IC設計面臨的日益嚴重的挑戰，上面的觀(guān)點(diǎn)并不重要。隨著(zhù)ASIC設計人員進(jìn)入每一個(gè)新的工藝過(guò)程，設計變得越來(lái)越復雜，軟件的內容增加了，驗證所需的時(shí)間越來(lái)越長(cháng)了。最近的研究表明，超過(guò)60%的ASIC項目失敗的原因不是時(shí)序或者功率的問(wèn)題，而是邏輯或功能錯誤。為此，功能驗證已經(jīng)成為ASIC開(kāi)發(fā)周期中一個(gè)最關(guān)鍵的環(huán)節，通常最耗費時(shí)間。越來(lái)越多的ASIC設計人員發(fā)現通過(guò)采用FPGA進(jìn)行功能原型設計能夠最好地滿(mǎn)足要求。超過(guò)90%的ASIC部分或者全部在流片前都采用FPGA進(jìn)行原型設計。因此問(wèn)題不在是是否采用ASIC或者FPGA設計。為了滿(mǎn)足當前市場(chǎng)的需求，大多數設計隊伍必須二者都采用。

　　驗證方法

　　由于對一流芯片的嚴重需求，以及隨著(zhù)ASIC密度和設計復雜度的增加帶來(lái)的缺陷，設計人員需要一種驗證方法，以便能夠發(fā)現復雜芯片設計中所有缺陷，而且需要在較短的時(shí)間內完成驗證。傳統的軟件模擬方法不能滿(mǎn)足要求。

　　ASIC設計人員需要的驗證方法需要速度快，價(jià)格適中，易于使用，支持分散在整個(gè)設計隊伍中的硬件和軟件缺陷，而且能夠很快地運行操作系統和應用程序，易于與外部系統部件和接口一起使用。

　　采用FPGA來(lái)實(shí)現ASIC原型，設計人員能夠每秒運行上百萬(wàn)條測試向量，比傳統的軟件模擬快一百萬(wàn)倍。在設計周期的軟件和系統整合階段這一性能優(yōu)勢能帶來(lái)巨大的好處。通過(guò)以接近ASIC的速度運行，FPGA原型使設計人員能夠使用硬件、流視頻或網(wǎng)絡(luò )數據來(lái)驗證嵌入式軟件或者應用程序，測試性能，發(fā)現難于發(fā)現的缺陷，如果設計涉及到嵌入式CPU，還能夠在A(yíng)SIC設計完成前驗證操作系統的性能。驗證工程師也能夠使用顯示數據進(jìn)行驗證，而不用費時(shí)開(kāi)發(fā)測試平臺。

　　ASIC與FPGA轉換工具的要求

　　ASIC設計人員的大問(wèn)題不再是是否采用FPGA進(jìn)行原型設計，而是ASIC-FPGA轉換工具具有什么功能，他們沒(méi)有時(shí)間和資源使用ASIC和FPGA來(lái)實(shí)現兩套設計方案。二者所用的技術(shù)和各自的用途都不同。因此，ASIC原型平臺要獲得成功，首先必須能夠精確地翻譯ASIC和FPGA只見(jiàn)的結構差異。門(mén)級部件或門(mén)控時(shí)鐘樹(shù)等常見(jiàn)的ASIC功能難于采用人工轉換，也沒(méi)有時(shí)間進(jìn)行人工轉換。更困難的是二者內存的重大差異。理想的ASIC-FPGA轉換工具需要能夠自動(dòng)識別各種設計元素，將其映射到FPGA功能，同時(shí)執行門(mén)控時(shí)鐘轉換和信號-跟蹤分配。

　　ASIC-FPGA轉換工具需要的另一個(gè)功能是實(shí)現分區(partitioning)。因為ASIC越來(lái)越復雜，集成了更多的功能，為了更快、更經(jīng)濟地完成驗證，設計人員需要將芯片的功能分散到多個(gè)FPGA中。

　　這個(gè)分區過(guò)程非常復雜，而且耗費時(shí)間。ASIC原型工具能夠自動(dòng)地將RTL分散到多個(gè)FPGA中嗎?能夠不需要修改RTL源代碼?

　　ASIC原型工具支持自動(dòng)分區和用戶(hù)手動(dòng)分區嗎?這個(gè)工具支持I/O復用技術(shù)、允許用戶(hù)共享管腳以克服管腳數量的限制嗎?ASIC原型工具應當支持察看FPGA內部信號的狀態(tài)的調試功能。驗證工程師必須了解ASIC原型工具如何使用戶(hù)測量并調整性能。

　　通過(guò)使用可編程邏輯作為原型設計平臺，對ASIC功能進(jìn)行研究和驗證，設計人員能夠快速地地發(fā)現潛在的缺陷，降低產(chǎn)品的綜合風(fēng)險，并達到上市時(shí)間的要求。