EEPW首頁(yè) >>
主題列表 >>
乘法器
乘法器 文章 進(jìn)入乘法器技術(shù)社區
三模冗余乘法器的設計與實(shí)現
- 現場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，FPGA)可通過(guò)用戶(hù)軟件編程來(lái)配置生成硬件電路，極大提高了電子系統設計中的靈活性和通用性，因而被廣泛應用于航天、通信、醫療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導致系統故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
- 關(guān)鍵字： 乘法器 FPGA
高速可擴展的Montgomery乘法器設計方案
- 本文提出一種高速可擴展的Montgomery乘法器設計方案，該方案是在Tenca提出的Booth-8 Montgomery模乘法器的基礎上，采用Booth-64編碼進(jìn)行改進(jìn)，使速度平均提高了48%。同時(shí)對數據通路進(jìn)行了優(yōu)化，使得流水線(xiàn)數據通路的
- 關(guān)鍵字： Montgomery 乘法器 設計方案
基于矩陣乘法器的MP3解碼優(yōu)化設計
- 介紹了MP3解碼器的工作原理，分析了各個(gè)解碼環(huán)節的計算量和消耗時(shí)間。將MP3解碼過(guò)程中耗時(shí)最多的子帶綜合濾波環(huán)節使用矩陣乘法器單元做了優(yōu)化和改進(jìn)，提出一種可大幅度提高M(jìn)P3實(shí)時(shí)解碼效率的軟硬件協(xié)同設計方法，并在SoC仿真平臺上得到實(shí)時(shí)驗證，達到了較好的優(yōu)化效果。由于SoC的設計方法比較靈活，可以根據實(shí)際需要設計硬件模塊，所以該設計具有方便、靈活和可靠性高等特點(diǎn)，是工程實(shí)用價(jià)值較高的解碼器。
- 關(guān)鍵字： MP3 矩陣 乘法器 解碼
基于FPGA的24×24位低功耗乘法器的設計
- 通過(guò)對現有編碼算法的改進(jìn)，提出一種新的編碼算法，它降低功耗的方法是通過(guò)減少部分積的數量來(lái)實(shí)現的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數量可以降低乘法器中加法器的數量，從而實(shí)現功耗的減低。在部分積的累加過(guò)程中．又對用到的傳統全加器和半加器進(jìn)行了必要的改進(jìn)，避免了CMOS輸入信號不必要的翻轉，從而降低了乘法器的動(dòng)態(tài)功耗。通過(guò)在A(yíng)ltera公司的FPGA芯片EP2CTOF896C中進(jìn)行功耗測試，給出了測試結果，并與現有的兩種編碼算法進(jìn)行了比較。功耗分別降低3．5％和8．4％。
- 關(guān)鍵字： FPGA 24位 低功耗 乘法器
基于FPGA的直接數字頻率合成器的設計實(shí)現
- 直接數字頻率合成技術(shù)(DirectDigitalFrequencySynthesis,即DDFS,一般簡(jiǎn)稱(chēng)DDS)，是從相位概念出發(fā)直接合成...
- 關(guān)鍵字： FPGA器件 累加器 DDS 低通濾波器 集成工藝 乘法器 反饋電路 查找表 線(xiàn)性相位 PCI局部總線(xiàn)
基于FPGA的高階QAM調制器的分析與設計
- 多電平正交幅度調制MQAM(MultilevelQuadratureAmplitudeModulation)是一種振幅和相位相結合的高階調制方...
- 關(guān)鍵字： 累加器 FIR濾波器 查找表 調制器 線(xiàn)性相位 FPGA實(shí)現 DDS 碼間干擾 Matlab軟件 乘法器
定寬截斷式并行乘法器的實(shí)現研究
- 1、乘法器的介紹 乘法器是多媒體芯片和DSP芯片中的核心部件之一，它決定著(zhù)芯片的性能表現和面積大小。為了提高處理速度，并行乘法器通常需要增加面積和架構上的復雜度來(lái)實(shí)現。過(guò)去，有很多的學(xué)者提出不同的乘法器架構來(lái)減小芯片的面積和提高乘法運算的速度。本文所提出的定寬截斷式并行乘法器架構，可大大減小乘法器的面積，對乘法器的整體性能卻無(wú)太大影響。這種乘法器主要應用于多媒體和DSP芯片的定寬乘法操作中。 2、截斷乘法器的設計實(shí)現 定寬乘法器可以直接由傳統的并行乘法器截去一半的半加
- 關(guān)鍵字： DSP 乘法器 多媒體芯片 定寬
高效FPGA乘法器在無(wú)線(xiàn)基站中的使用
- 基于WiMax及其派生標準的新興寬帶無(wú)線(xiàn)協(xié)議需要越來(lái)越高的吞吐量和數據速率。這些協(xié)議提出的快速芯片速率和數字射頻處理可以在使用FPGA方案的硬件上得到最佳的實(shí)現。 FPGA非常適合作為高性能、高性?xún)r(jià)比的解決方案來(lái)實(shí)現這些物理層協(xié)議中的數字功能，因為它們包括以下豐富的資源： 1.DSP模塊，可以用來(lái)實(shí)現各種FIR濾波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能； 2. SERDES收發(fā)器，可以支持無(wú)線(xiàn)前端與基帶數字板之間的CPRI和OBSAI接口； 3. 重要的FPG
- 關(guān)鍵字： FPGA 乘法器 無(wú)線(xiàn) 基站 WiMax DSP IP核
乘法器介紹
乘法器
乘法器（multiplier）是一種完成兩個(gè)互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數相乘。它是由更基本的加法器組成的。
目錄
1簡(jiǎn)介
2作用
3類(lèi)型
·模擬乘法器
·硬件乘法器
1簡(jiǎn)介
乘法器（multiplier）可以通過(guò)使用一系列計算機算數技術(shù)來(lái)實(shí)現。大多數的技術(shù)涉及了對部分積（partial product） [ 查看詳細 ]
乘法器電路
乘法器相關(guān)帖子
乘法器資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473