三模冗余乘法器的設計與實(shí)現

　　前言

　　現場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，FPGA)可通過(guò)用戶(hù)軟件編程來(lái)配置生成硬件電路，極大提高了電子系統設計中的靈活性和通用性，因而被廣泛應用于航天、通信、醫療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導致系統故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy)是系統冗余設計的有效手段，本文設計了一個(gè)基于FPGA的三模冗余乘法器。

　　系統總體方案

　　本系統采用Xilinx公司的Spartan-6 XC6SLX45 FPGA作為系統開(kāi)發(fā)平臺，在含有Windows XP操作系統和集成開(kāi)發(fā)環(huán)境Xilinx ISE 13.2的PC作為系統的開(kāi)發(fā)環(huán)境，開(kāi)發(fā)了一種基于三模冗余的乘法器運算核心冗余系統，系統的結構如圖1。

　　強大的系統開(kāi)發(fā)環(huán)境：系統開(kāi)發(fā)環(huán)境為含有Windows XP操作系統和集成開(kāi)發(fā)環(huán)境Xilinx ISE 13.2的PC機作為系統開(kāi)發(fā)環(huán)境。Xilinx ISE系統功能有：1.提供了Verilog語(yǔ)法顏色顯示功能，程序很容易查錯;2.自行生成程序框架，可以加快系統開(kāi)發(fā)速度縮短系統開(kāi)發(fā)周期;3.多軟件協(xié)同綜合和仿真，ISE內部可以使用集成的仿真功能組件ISIM和網(wǎng)表綜合功能組件XST，也可以指定其它公司的仿真和綜合工具作為ISE環(huán)境的默認開(kāi)發(fā)工具;4.底層布局布線(xiàn)編輯和時(shí)序、面積和I/O約束，系統可對生成的布局布線(xiàn)后網(wǎng)表進(jìn)行自行修改其布局布線(xiàn)情況，以進(jìn)一步來(lái)增強系統性能，通過(guò)對系統各種關(guān)鍵路徑進(jìn)行時(shí)序約束可以增加系統運行頻率，對模塊進(jìn)行面積約束可以減少系統FPGA資源消耗。